Адаптивный идентификатор для объекта с запаздыванием

 

Изобретение относится к технике автоматического регулирования и позволяет расширить функциональные возможности идентификатора, который содержит последовательно соединенные первый блок задержки (БЗ) 1, вторую модель объекта (МО) 2, сумматор 3 (С), второй дифференцирующий блок 10, второй блок 11 определения модуля, третий блок сравнения (БС) 14, второй регулятор (Р) 17, второй экстраполятор 18, третий БЗ 15, выход которого соединен с третьим входом второй МО 2, четвертый БС 16 и первую модель объекта (МО) 4, выход которой соединен со входом С 3, первый вход - с выходом БЗ 1, а второй вход - с выходом второго БС 5, первый вход которого подключен ко второму входу МО 2, к которому подсоединен также выход второго БЗ 6, вход которого через последовательно соединенные первый регулятор 8 и первый экстраполятор 9 соединен с выходом первого БС 7, первый вход которого соединен с выходом С 3, а ко второму входу подключены последовательно соединенные первый дифференцирующий блок 12 и первый блок определения модуля 13, выход которого соединен со вторым входом БС 14. Выход Р 17 соединен со вторым входом БС 16, выход первого регулятора 8 соединен с первым входом БС 5. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 05 В 13/02

1 t

Ь:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

О

С:

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 1365047 (21) 4429028/24-24 (22) 23,05.88 (46) 15.01.90. Бюл. Р 2 (71) Сибирский металлургический институт им. Серго Орджоникидзе (72) Л,П,Иышляев, M.В.Демченко и С.Ф.Киселев (53) 62-50(088.8) (56) Авторское свидетельство СССР

У 1365047, кл. G 05 В 13/02, 1987. (54) АДАПТИВНЫЙ ИДЕНТИФИКАТОР ДЛЯ

ОБЪЕКТА С ЗАПАЗДЫВАНИЕМ (57) Изобретение относится к технике автоматического регулирования и позг. воляет расширить функциональные возможности идентификатора, который содержит последовательно соединенные первый блок задержки (БЗ) 1, вторую модель объекта (ИО) 2, сумматор 3 (С), второй дифференцирующий блок 10, второй блок 11 определения модуля, третий блок сравнения (БС) 14, второй,SU„„1536353 A 2

2 регулятор (P) 17, второй экстраполятор 18 третий БЗ 15, выход которого соединен с третьим входом второй ИО

2, четвертый БС 16 и первую модель объекта (MO) 4, выход которой соединен со входом С 3, первый вход — с выходом БЗ 1, а второй вход — с выходом второго БС 5, первый вход которого подключен к второму входу MO 2, к которому подсоединен также выход второго БЗ 6, вход которого через последовательно соединенные первый регулятор 8 и первый зкстраполятор 9 соединен с выходом первого БС 7, первый, вход которого. соединен с выходом С 3, а к второму входу подключены последо-, вательно соединенные первый дифференцирующий блок 12 и первый блок определения модуля 13, выход которого соединен с вторым входом БС 14. Выход P

17 соединен с вторым входом БС 16, выход первого регулятора S соединен с первым входом БС 5. 1 ил.

1536353

Изобретение относится к автоматическому управлению и регулированию, ! может быть использовано при построе" нии системы регулирования Объектами с преобразующими каналами вида где у, U — выходная и входна:i перемен- i;:; ные объекта;.

k(t),T(t) — изменяющиеся.во времени коэффициенты;

2 — Время запаздывания и является,цополнительным к основному авт.св. И 1365047.

Цель изобретения -" расщирение функциональных возможностей, На чертеже представлена блок-схема адаптивного идентификатора для 20

Объекта с запаздыванием, где Обозначено: U и у — сигналы соответственно о входной и выходной переменных объекта идентификации, являющиеся 1.

ВхОдными сигналами адаптизногО иден"" с . тификатора; Т, k - Оценки коэффициентов модели объекта идентификации, ApàïTèâHûê идентификатор содержит последовательно соединенные первый блок 1 aapeyszzra,,вторую модель 2 объекта и сумматор 3, первую модел4 объекта, выход которой oeдинен с вторым входом сумматора 3, первый

Вход соединен с выходом первого б,;-:.Ока 1 задержки,„ второй вхоц . с выходом второго бло:.= .". .равнения, перВый ВхОд кОтОрогО соед-iHeH с ВТОрым

ВхОДОК ВтОрОй мОДели 2 и с ныхОЦОм второго блока 6 заде1жки„последов"=.-. тельно соединенные первый блок 7,:,О сравнения первый регулятор 8 и первый экстраполятор 9„ вход =".зторогс соединен с втОрым входом Второго блока 5 сравнения, а Вы;".Од - с вхоцом второго блока 6 задержки и явля<ется и ер Вым ВыходОм идеи 1гчфик - T o pa g по сле" довательно соединенные Второй дифференцирующий блок 10 и второй блок

Определения модуля, последовательно соединенные первый дифференцирующий блок 12, первый блок 13 Определения модуля и третий блок 14 сравнения, третий блок 15 задержки, к выходу zo орого подключены третий вход Второй модели 2 объекта и Один из выходов четвертого блока 16 сравнения, другoй ход которого - îäê,ëþ÷åí к выходу вто-,р ого регулятора 17 и входу второго экстраполятора 18,, выход кслорого соединен с входом третьего блока 15 задержки, выход третьего блока 14 сравнения соединен с входом второго регулятора 17, а первый вход с выходом

Второго блока 11 определения модуля, выход четвертого 16 блока сравнения соединен с третьим входом первой модели 4 объекта, первый вход блока 7

1сравнения соединен с входом первого дифференцирующего блока 12 и является первым входом устройства, а второй вход с вьгходом сумматора 3 и входом второго Дифференцирующего блока 10, вход первого блока 1 задержки является вторым входом идентификатора, выход второго экстраполятора 18 является вторым выходом идентификатора.

Иодели 2 и 4 объекта идентификации содержат последовательно включенные блок сравнения, интегрирующий усилитель с управляемой емкостью и блок умножения, выход которого подключен к Выходу модели объекта идентификации, выход интегрирующего усилителя с управляемой емкостью соединен с первым

Входом блока сравнения, первый вход модели обьекта идентификации соединен с вторым входом блока сравнения, третий вход — управляющим входом интегрирующего усилителя, второй вход-с вторым входом блока умножения.

Регулятор 8 и 17 реализуют, например, пропорционально-интегральный закон регулирования, Экстраполяторы 9 и 18 выполнены в виде реального форсирующего звена.

Адаптивный идентификатор для объezra o запаздыванием работает следующим образом.

Входной сигнал Б объекта :идентил фы:кации задерживается на время в первом блоке 1 задержки и преобразуется во второй модели 2 объекта идентификации, куда подаются также сигнал лы об оценках коэффициентов к и Т, задержанные соответственно во втором блоке 6 и третьем блоке 15 задержки на время Г, Выходной сигнал второй модели 2 объекта об оценке выхода объекта идентификации алгебраически суммируется в сумматоре 3 с выходным сигналом первой модели 4 объекта идентификации о корректировке выхода

Объекта идентификации по ошибкам л экстраполяции оценок к и Т коэффициентов 1< и Т. Полученный В сумматоре 3 сигнал у вычитается в первом блоке 7 сравнения из выходного сигнала у объ153635 екта идентификации и подается на первый регулятор 8, например, с пропорционально-интегральным законом регулирования, где вырабатывается оценка

5 к коэффициента k на момент (t — С }.

Выходной сигнал первого регулятора 8 экстр аполируется первым экстраполятором 9 на время 2 и вследствие этого получается сигнал об оценке k коэффи- 10 циента k на текущий момент времени.

Сигнал об ошибке экстраполяции оценки коэффициента k с выхода второго блока 5 сравнения преобразуется в первой модели 4 объекта идентификации, куда поступают сигнал первого блока 1 задержки и выходной сигнал четвертого блока 16 сравнения об ошибке экстраполяции оценки коэффициента Т и в результате получается сигнал корректировки выхода объекта идентификации.

Контур для оценки коэффициента Т работает аналогично контуру оценки коэффициента 1с, однако в нем преобразуется не непосредственно сигнал о 25 выходе у объекта идентификации, а оценка модуля его скорости и оценка модуля скорости сигнала у, формируемого на выходе сумматора 3. Это вызвано тем, что коэффициент характери-. 30 зует скорость изменения выходного сигнала.

Контур оценивания Т функционирует в соответствии со следующими правилами.

Если действительная постоянная времени объекта идентификации больше постоянной времени модели и идет воз- растание выходного сигнала объекта идентификации, то разность модулей 40 скоростей изменения выходного сигнала объекта идентификации и выходного сигнала модели (выходной сигнал блока 3) положительная, т.е. выходной сигнал третьего блока 14 сравнения 45 больше нуля, тогда второй регулятор

17 вырабатывает регулирующее воздействие„ направленное на увеличение оценки постоянной времени Т,.

Если действительная постоянная . 5п времени объекта идентификации меньше постоянной времени модели и идет возрастание входного сигнала объекта идентификации, то разность модулей скоростей изменения выходного сигнала,55 объекта идентификации и выходного сигнала модели отрицательного знака, т.е. выходной сигнал третьего блока

14 сравнения меньше нуля, тогда вто3 6 рой регулятор 17 вырабатывает регулирующее воздействие, направленное на уменьшение оценки постоянной време" л ни Т.

Если действительная постоянная времени больше постоянной времени модели и идет убывание входного сигнала объекта идентификации, то разность модулей изменений выходного сигнала объекта идентификации и выходного сигнала модели будет положительного знака, то есть выходной сигнал третьего блока 14 сравнения будет больше нуля, тогда второй регулятор 17 вырабатывает регулирующее воздействие, направленное на увеличение оценки я постоянной времени Т.

Если действительная постоянная времени объекта идентификации меньше постоянной времени модели и входной сигнал объекта идентификации убывает, то разность модулей скоростей изменения выходного сигнала объекта идентификации и выходного сигнала моделей отрицательного знака, т.е. выходной сигнал третьего блока 14 сравнения меньше нуля, тогда второй регулятор

)7 вырабатывает регулирующее воздействие, направленное на уменьшение оценки постоянной времени Т.

В результате в любой ситуации кор- ректировка делается в нужном направлении и оценка отслеживает действительное изменение Т.

Для реализации описанной логики сигнал у проходит через первый дифференцирующий блок 12., первый блок

13 определения модуля и вычитается в третьем блоке 14 сравнения из выходного сигнала сумматора 3, преобразованного во втором дифференцирующем блоке 10 и втором блоке 11 определения модуля. Выходной сигнал третьего блока 14 сравнения преобразуется во втором регуляторе 17, экстраполируется вторым экстраполятором 18 на время, и подается на второй выход идентификатора, Этот же сигнал задерживается в третьем блоке 15 задержки на время, поступает на третий вход второй модели 2 объекта идентификации, а также вычитается в четвертом блоке 16 сравнения из выходного сигнала второго регулятора 17. Выходной сигнал четвертого блока 16 сравнения поступает на третий вход первой модели 4 объекта идентификации, 1536353

Составитель А.Лащев

Редактор N.Недолуженко Техред М.Ходаннч Корректор И. Кучерявая

Заказ 108 Тираж 648 Подписное

ВЯИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. 1 агарина,101

Таким образом, совокупность новых волоков и связей позволяет по сравнеНию с известным идентификатором расШирить функциональные возможности адаптивного идентификатора для объекта с запаздыванием и применять его для адаптации постоянной времени объекта.

Формула изобретения

Адаптивный идентификатор для объекта с запаздыванием по авт. св. ,Р 1365047, отличающийся тем, что, с целью расширении функциональных воэможностей, в него введены последовательно соединенные первый дифференцирующий блок и первый блок определения модуля, последовательно включенные второй дифференцирующий .блок, второй блок определения модуля, третий блок сравнения, второй регулятор, второй зкстраполятор, третий блок задержки и четвертый блок сравнения, второй вход которого соединен с выходом второго регулятора, а выход — с третьим входом первой модели объекта, выход третьего блока задержки соединен с третьим входом второй модели объекта, первый вход идентификатора подключен к входу первого дифференцирующего блока, выход первого блока определения модуля соедийен с вторым входом третьего блока сравнения выход сумматора подключен к входу второго дифференцирующего блока, а выход второго экстраполятора соеди- нен с вторым выходом идентификатора.