Устройство для приоритетного обращения к общей многомодульной памяти

 

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах с общей многомодульной памятью. Целью изобретения является расширение области применения путем изменения адреса основного модуля памяти на адрес резервного при отказе основного модуля. Устройство для приоритетного обращения к общей многомодульной памяти содержит арбитр запросов на обращение к памяти, коммутатор адресов модулей памяти, две группы элементов И, три элемента И, схему сравнения, формирователь единиц, элемент ИЛИ, элемент НЕ и дешифратор обращения. Устройство обеспечивает обращение к модулю с максимальным адресом, выбранному в качестве резервного, при отказе одного из основных модулей общей многомодульной памяти, в которой организовано скользящее резервирование модулей. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1539186 А 1 (51)5 G 06 Р 12/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

Г1РИ ГКНТ СССР (21 ) 4374050/24-24 (22 ) . 01 . 02. 88 (46) 30.01.90. Бюл. № 4 (72) В. Г. Захаров и С.С.Свердлов (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

N - 883905, кл. G 06 F 9/46, 1979.

Авторское свидетельство СССР

5- 729589, кл. G,06 F 13/06, 1978. 54) УСТРОЙСТВО ДЛЯ ПРИОРИТЕТНОГО

ОБРАЩЕНИЯ К ОБЩЕЙ МНОГОМОДУЛЬНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть исполь-, зовано в многопроцессорных вычислительных системах с общей многомодульной памятью. Целью изобретения является

Изобретение относится к вычислитель— - 1ной технике и может быть использовано в многопроцессорных вычислительных системах с общей многомодульной памятью.

Целью изобретения является расширение области применения путем. изменения адреса основного модуля памяти на адрес резервного при отказе основного модуля, На чертеже дана схема предлагаемоГо устройства, Устройство содержит арбитр 1 запросов на обращение к памяти, коммутатор

2 адресов модулей памяти, первую группу элементов И 3, первый элемент И 4, второй элемент И 5, схему 6 сравнения, третий элемент И 7, вторую rруппу эле" ментов И 8, формирователь 9 единиц, расширение области применения путем изменения адреса основного модуля памяти на адрес резервного при отказе основного модуля. Устройство для при оритетного обращения к общей многомодульной памяти содержит арбитр запросов на обращение к памяти, коммутатор адресов модулей памяти, две группы эле-, ментов И, три элемента И, схему сравнения, формирователь единиц, элемент

ИЛИ, элемент НЕ и дешифратор обращения, Устройство обеспечивает обращение к модулю с максимальным адресом, выбранному в качестве резервного, при отказе одного из основных модулей общей многомодульной памяти, в которой

Ю организовано скользящее резервирование модулей. 1 ил. элемент ИЛИ 10, элемент НЕ 11, шину

12 адреса модуля, дешифратор 13 обращения, входы 14 запросов на обращение фф к памяти, входы 15 адресов модулей па- Щ мяти, входы 16 кода подмены адресов, ею выходы 17 ответных сигналов и выходы Q()

18 сигналов обращения. Cb

Предлагаемое устройство обслуживает запросы на обращение к общей многомодульной памяти, в кото рой о рганизовано скользящее резервирование модулей, причем в качестве резервного выбран,В модуль с максимальным адресом. Например, при трехразрядном адресе адрес резервного модуля равен 111. Остальные модули являются основными.

Подмена основного модуля резервным происходит при отказе первого путем

1539786 преобразования адреса отказавшего модуля адресом резервного ° Правила преобразования (подмены) адресов модулей задаются кодом подмены, который вырабатывается центральным устройством (не показано) в результате диагностического анализа. Код подмены по существу является адресом того модуля памяти, который надо заменить при обраще- 10 нии на резервный. Нулевое значение кода подмены так же, как и единичное, означает отсутствие подмены. Таким образом, при наличии 2 модулей памяти, где к — количество разрядов адреса мо-15 дуля, скользящим резервированием может быть охвачено (2" — 2) модулей.

Предположим, что адрес модуля является трехразрядньп1, Устройство работает следующим образом.

При появлении одновременно нескольких запросов на входах 14 арбитр 1 запросов на обращение к памяти выдает ответный сьигнал процессору по одному 25 из выходов 17 ответных сигналов и этим же сигналом с помощью коммутато-. ра 2 адресов модулей памяти инициирует, прохождение требуемого адреса модуля с соответствующего входа 15 адресов 3 модулей памяти на информационные входы первой группы элементов И 3. В случае наличия нулевого кода подмены на входах 16 кода подмены адресов, что фиксируется вторым элементом И 5, осу.— ществляющим функцию И на основе отри- 5 цательной логики, с помощью элемента

ИЛИ 10 открывается первая группа элементов ИЗ и адрес модуля без преобразования че ре з шину 1 2 адре са модуля по40 ступает на входы дешифратора 13 обращения, на соответствующем выходе 18 которого образуется сигнал обращения.

То же самое происходит при значении кода подмены, равном 111, только про45 хождение адреса модуля через первую группу вентилей на входы дешифратора

13 обращения обеспечивает первый элемент

И 4. Пусть код подмены равен 001.

Это означает, что модуль с этим адре- .

50 сом находится в состоянии отказа и необходимо при обращении к нему подменить его резервным модулем. Для этого необходимо преобразовать адрес модуля 001 в адрес 111.. Факт обращения к модулю с адресом 001 устанавливает- 5

55 ся схемой 6 сравнения, которая с поI мощью формирователя 9 единиц формирует адрес модуля 111. В результате дешифратор 13 обращения формирует сигнал обращения к .резервному модулю по соответствующему выходу 18 сигналов обращения. При данном значении кода подмены в случае обращения к ре зервному модулю адрес модуля с помощью третьего элемента И 7, элемента

НЕ 11 и второй группы элементов, И 8 преобразуется в 001.

Аналогичный процесс преобразования адреса происходит и при любом другом коде подмены, Формула из об ре т ения

Устройство для приоритетного обра— щения к общей многомодульной памяти, содержащее арбитр запросов, коммута тор адресов модулей памяти и дешифратор обращения, причем входы запросов на обращение устройства соединены с входами арбитра запросов, выходы которого соединены с ответными выходами устройства и с управляющими входами коммутатора адресов модулей памяти, информационные входы которого соединены с,: входами адресов модулей памяти устрой ства, о т л и ч а ю щ е е с я.тем„что, с целью расширения области применения путем изменения адреса основного модуля памяти на адрес резервного при отказе ос. новного модуля, в него введены с перво-. го по третий элементы И, схема сравнения, формирователь единиц, элемент

ИЛИ, элемент НЕ, первая и вторая группы элементов И, причем группа входов кода подмены адреса устройства соединена с входами первого и второго элементов И, первой группой входов схемы сравнения и первыми входами элементов И первой группы, группа выходов коммутатора адресов модулей памяти соединена с первыми входами элементов И второй группы, второй группой входов схемы сравнения и входами третьего элемента И, выход которого соединен с вторыми входами элементов И первой группы, третьи вхо ды которых соединены через элемент Е1Е с выходом элемента ИЛИ и вторыми входами элементов И второй группы, выходы первого и второго элементов И соединены с соответствующими входами элемента ИЛИ, выход схемы сравнеi ния соединен с входом формирователя единиц, группа выходов которого поразрядно объединена через NOHTARHOE ИЛИ с выходами элементов И первой и второй

1539786

Составитель В.Красюк

Техред М.Ходанич

Корректор Т.Палий

Редактор А.Лежина

Заказ 220 Тираж 549 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 групп н соединена с группой входов дешифратора.обращений, группа выходов которого является группой адрес-. ных выходов устройства.