Устройство для преобразования координат

 

Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей, осуществляющих имитацию преобразования координат в трехмерном пространстве. Целью изобретения является расширение класса решаемых задач за счет возможности выполнение перспективных преобразований путем масштабирования координат X,Y в зависимости от значения координаты Z имитируемого объекта. Устройство содержит блок 1 памяти сумм направляющих косинусов, арифметико-логический блок 2, первый регистр 3, блок 4 памяти и координат, первый коммутатор 5, первый регистр 6 сдвига, дешифратор 7, второй регистр 8, третий регистр 9, второй коммутатор 10, генератор 11 импульсов, делитель 12 частоты, второй регистр 13 сдвига, вычитатель 14, третий регистр 15 сдвига, четвертый регистр 16. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ .

РЕСГ1УБЛИН

{51)5 G 06 F 44

ГОСУДА СТВЕННЫй НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (2 1) 4375968/24-24 (22) 08.02.88 (46) 07.02.90. Вюл. Ф 5 (72) С.И,Кравченко, В.В.Василев и А.B.Çâåðåâ (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1179324, кл. С 06 F 7/548,, 1985.

Авторское свидетельство СССР

Р 1405051, кл. G 06 F 7/548, 1987. (54) УСТРОЙСТВО Д1И ПРВОВРАЗОВАНИЯ

КООРДИНАТ (57) Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей, осуществляющих имитацию пре- . образования координат в трехмерном, 2 пространстве. Целью изобретения является расширение класса решаемых задач за счет возможности выпопнения перспективных преобразований путем масштабирования координат Х,Y в зависимости от значеHHH KoD HH Tbi Z имитируемого объекта. Устройство содержит блок 1 памяти сумм направляющих косинусов, арифметико-логический блок 2, первый регистр 3, блок 4 памяти и координат, первый коммутатор

5, первый регистр 6 сдвига, дешифратор 7, второй регистр 8, третий регистр 9, второй коммутатор 10, генератор 11 импульсов, делитель 12 частоты, второй регистр 13 сдвига, вычитатель 14, третий регистр 15 сдви. га, четвертый регистр 16. 1 ил.

1541600

Изобретение относится к вычислительной технике и может быть применено в специализированных вычислителях.

Цель изобретения - расширение класса решаемых задач за счет возможности выполнения перспективных преобразований путем масштабирования коор= динат X„Y в зависимости от значения координаты Z имитируемого объекта.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 памяти сумм направляющих косинусов, ариф- 15 метико-логический блок 2, первый регистр 3, блок 4 памяти координат, первый коммутатор 5, первый регистр 6 сдвига| дешифратор 7, второй регистр

8; третий регистр 9, второй коммута- 20 тор 10, генератор 1 t импульсов, дели тель 12 частоты, второй регистр 13 сдвига, вычитатель 14, третий регистр

15 сдвига и четвертый регистр 16.

Устройство функционирует следующим 25 образом.

Подготовительный режим: от управляющей ЭВИ через вход задания координат в блок 1 памяти сумм направляющих косинусов передается матрица на- 30 правляющих косинусов, К1 К2 КЗ

К4 К5 К6

К7 К8 К9 причем ее элементы группируются в ячейках блока памяти в виде одно двух- и трехчленных сумм. При этом на вход управления подается сигнал, осуществляющий запись сумм в ячейки

0-15, адрес которых подается с вхо- 40 да адреса через первый коммутатор 5.

Управление коммутатором осуществляется с входа управления режимом устройства. По окончании записи коммутатор 5 переключается в режим пере- 45 дачи адреса от дешифратора 7.

Режим преобразования.

Координаты Х,Y Z объекта подаются на вход данных поразрядно, начиная со знакового разряда, на вход второго регистра 8 и второй вход дешифратора 7. Значение знакового разряда фиксируется в регистре 8 сигналом делителя 12 частоты.

Значения бит координат Х,Y,Z сов55 местно с зафиксированными знаковыми битами образуют на входах 1 и 2 де- шифратора 7 кодовую комбинацию, которая является его. адресной функцией.

На первом выходе дешифратора 7 устанавливается адрес суммы направляющих косинусов, который подается в блок 1 памяти сумм направляющих коси" нусов через первый коммутатор 5. На втором выходе дешифратора 7 устанавливается функция арифметико"логического блока 2, передаваемая к последнему через первый регистр 6 сдвига.

На каждом такте работы устройства арифметико-логический блок 2 реализует одну иэ функций: "A плюс В"; "А минус В"; "Передать А без изменений": результат операции фиксируется первым регистром 3 и передается со сдвигом на один разряд в сторону старших разрядов на вход первого операнда арифметико-логического блока 2.

После выполнения и тактов (и соответствует разрядности Х,Y,Z) готовый результат считывается в блок 4 памяти координат сигналом делителя 12 частоты.

За один цикл обрабатывается одна из координат Х,Y,Z и результаты накапливаются в блоке 4 памяти координат по адресам, передаваемым с второго выхода первого регистра 6 сдвига.

Затем осуществляется перспективное преобразование координат Х и г :

= Х . = Y а) Х=--; б) У=р-, где Х,Y,2 — координаты объекта после поворота сдвига и масштабирования координат.

Результаты преобразования считываются из блока 4 памяти координат и записываются в регистры в следующем порядке: на первом цикле — координата Х вЂ” через второй кбммутатор 10 во второй регистр 13 сдвига, коорди ната Z — в третий регистр 9; на втором цикле — координата Y — через второй коммутатор tO — во второй регистр 13 сдвига; координата Z — в третий регистр 9.

Цикл перспективного преобразования одной из координат Х или Y осуществляется следующим образом.

Числитель выражения а ипи б их второго регистра 13 сдвига передается на входу уменьшаемого вычитателя 14, на вход вычитаемого которого подается величина из третьего регистра 9. Выполняется функция "А минус В". ,В зависимости от результата вычитания выполняются два варианта операций.

5 15

I. Если А-В ?-0; с выхода переноса вычитателя 14 н третий регистр 15 сдвига передается сдвигаемый бит "1"; остаток А-В через второй коммутатор 10 са сдвигом на один бит в сторону старыих разрядон передается на второй регистр 13 сдвига.

II.. Если А-ii<0, с выхода переноса вычитателя 14 B третий регистр 15 сдвига передается сдвигаемый бит "0", остаток А-Б системой игнорируется, первый операнд во втором регистре сдвига удваивается сдвигом на один бит в сторону старших разрядов.

Алгоритм повторяется в цикле и раз, где n — количество разрядов координат Х,Y,,Z. По завершению цикла н третьем регистре 15 сдвига накапливается результат перспективного преобразанания координаты Х или У, который падается на первый вход четвертого регистра 16 и фиксируется на выходе данных устройства.

Координата 2 без преобразования передается иэ блока 4 памяти на выход устройства через второй вход четвертого .регистра 16.

oTВ Ртст13ен!! О Рыка." Bp!!фметика !сги ческагс б !акя сс единен с информ;.циа!!10

Формула изобретения

Устройство для преобразования координат, содержащее три регистра, первый регистр сдвига, блок памяти сумм направляющих косинусов, арифметико-логический блок, первый коммутатор, дешифратор и делитель частоты, причем вход задания координат устройства соединен с информационным входом олокя памяти сумм направляющих косинусов, вход записи которого

1 и управляющий вхац первого коммутатора объединены и соединены с входом управления режимом устройства, первый

v второй информационные входы первого коммутатора соединены с адресным входом устройства и первым выходом дешифратора соответственно, второй выход дешифратсра соединен с информационными входами первого регистра сдвига, первый выход которого соединен с входам операции арифметика-ло,гического блока, входы первого и нто" рого операндов которого соединены с выходами первого регистра и блока памяти сумм направляющих косинусов соными входами нервага регистра, вход сброса которого объединен с с .нхрони зирующим входам второго рег !стра и соединен с ныхадс!! делите. я чястсты, вход которого объединен с синхранизирующими входами первого регистра и первого регистра сдвига и ссединен с тактовым входом устройства, информационный вход и выход второго регистра соединены с входами данных устройства и первым входам дешифрятопя саатнетстненно, выход первого коммутатора соединен с адресным вхогом блока памяти сумм направляющих косинусов, с т л и ч я ю щ е е с я тем, что, с целью расширения класса

20 реыяемых задач за счет вазможности выполнения перспективных преобразований путем масытябирования координат Х,Y н зависимости от значения координаты Е имитируемого сбъекта, в нега дополнительно í" åöåíû блок памяти коарппнят, второй коммутатор, второй и третий регистры сдвига и нычитатель, причем выход первого регистра соединен с информационным входам блока памяти координат, выход которого соединен с информационным входом третьего регистра и первым информационным входом втсрого коммутатора, выход катарага соединен с информационным входам регистра сдвига, выход которого соединен с входом уменьшаемогс вычитятеля, выход которого соединен с вторым информационным входам второго коммутатора, управляющий вход которого объединен с адресным входом блока памяти координат и соединен с вторым выходам первого регистра сдвига, выход перенося нычитятеля соединен с вхацсм третьего регист45 ра сднига, выхад катарогс и выход блока памяти ксар;!инат соединены с выходами результата устройства, выхоц делителя частоты соединен с входом записи- блока памяти координат и синхронизирующим входом третьего регистра,тактсвый в ад устройства соединен с синхронизирующими входами второго и третьего регистров сдвига, вход данных устройства соединен с информационным входам второго pеS5

:гистра и вторым нхадам дешифратора.