Вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано в качестве операционного блока в специализированных вычислителях различного назначения. Цель изобретения - расширение функциональных возможностей за счет возможности выполнения произвольной операции, являющейся суперпозицией операции умножения, давления и извлечения квадратного корня, над тремя переменными. Устройство содержит регистры 1-3 операндов, генератор 4 тактовых импульсов, схему 5 сравнения, умножитель 6, регистр 7 последовательных приближений, коммутаторы 8-13, буферные регистры 14-16, узел управления, входы 18-20 операндов, информационные выходы 21, 22, вход 23 запуска, выход 24 сигнала окончания работы. Узел 17 имеет входы 25, 26 и выходы 27-40. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК д11 4 G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

5GECUN3HAH

ALTEHTH0- ШНИЧЕВКАЯ

Б 1БЛИО1ЕКА

ГОсудМ стВенный кОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21 ) 4184592/24-24; 4214294/24-24 (22) 19. 01.87 (46) 15.11.89. Бюл. Р 42 (72) С.П.Леухин (53) 681,325 (088,8) (56) Авторское свидетельство СССР

9 794635, кл.G. 06 F 7/52, 1979.

Авторское свидетельство СССР

В 1249509, кл. G 06 F 7/52, 1985. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в качестве операционного блока в специаливированных вычислителях различного назначения, Цель изобретения — расширение функциональных.,б0„» 15221 5 И

2 возможностей за счет возможности выполнения произвольной операции, являющейся суперпозицией операций умнэже— ния, деления и извлечения квадратного корня, над тремя переменными. Устройство содержит регистры 1-3 операндов, генератор 4 тактовых импульсов, схему 5 сравнения, умножитель 6, регистр 7 последовательных приближений, коммутаторы 8-13, буферные регистры

14-.16, узел 17.управления, входы 1820 операндов, информационные выходы

21 и 22, вход 23 запуска, выход 24 сигнала окончания работы. Узел 17 имеет входы 25 и 26 и выходы 27-40.

3 ил.

1522195

Изобретение относится к вычислительной технике и может быть использовано в качестве операционного блока в спепиализированных вычислителях различного назначения.

Цель изобретения " расширение функциональных возможностей за счет возможности выполнения произвольной операции, являющейся суперпозицией 10 операций умножения,,деления и извлечения квадратного корня, над тремя переменными, На фиг,1 показана функциональная схема предлагаемого вычислительного 15 устройства: на фиг.2 — схема устройства, осуществляющего операцию

А х = †-- ; на фиг.3 — схема устройВ ° С ства, осуществляющего операцию 20

А х

-1В С

Устройство содержит регистры 1-3 . операндов, генератор 4 тактовых им.25 пульсов, схему 5 сравнения, умножитель 6, регистр 7 послддовательных приближений, коммутаторы 8-1.3, буферные регистры 14-16, узел 17 управления, .входы:; 18 — 20 операндов А,В, 1

С, информационные выходы 21 и 22, вход 23 запуска, выход 24 сигнала окончания работы. Узел 17 имеет входы 25 и 26 и выходы 27-40.

По входам 18 — 20 в устройство вводятся три операнда А,В,С. Устройство способно с помощью соответствующих коммутаций осуществлять операции умножения, деления и извлечения квад-. ратного корпя и осуществлять их промежуточное запоминание в регистрах 1440

16. Для осуществления умножения операнды с помощью соответствующих управляющих сигналов коммутируются на входы умножителя 6, а результат снимаю 45 ется с выхода 22. Для осуществления, деления делимое коммутируется на один вход схемы 5 сравнения, на другой вход которой поступает с выхода уяножителя 6 произведение скоммутированных на его входы делителя и кода с 50 выхода регистра 7, результат формируется на выходе 21. Для осуществления извлечения квадратного корня подкоренное значение коммутируется на один вход схемы 5 сравнения, на дру- 55 гой вход которой поступает с выхода умножителя 6 квадрат значения кода

I регистра 7, скоммутированного на оба

его входа. Узел 17 может быть выпол-. нен как микропрограммно, так и аппаратно. При реализации конкретных функций часть оборудования может быть исключена, как избыточная, Более подробно работа устройства показана на примере реализации . двух конкретных

А А функций х = — — и х

ВС Г вЂ” -

Устройство > реализующее функцию

А х = — —, изображено на фиг.2. Как видно из сравнения с общей схемой (фиг.1) из него исключены избыточные. в данном случае коммутаторы 10-13, регистры 14 и 16 и соответствующие: им управляющие сигналы. Узел 17 содержит ждущий мультивибратор 41, формирователь 42 импульса и триггер 43.

Устройство работает следующим образом.

Передний фронт импульса запуска с входа 23 приводит устройство в исходное состояние, устанавливая на выходе RS-триггера 43 высокий уровень сигнала. При этом обеспечивается подключение к выходам коммутаторов 8 и 9 их первых информационных входов.

Одновременно передний фронт импульса запуска фиксирует в регистрах 1 — 3 значения двоичных кодов соответственно операндов А, В и С.

Задним фронтом импульса запуска запускается ждущий мультивибратор 41; формирующий импульс, длительность ко1 торого должна быть не меньше времени до появления результата операции

В С на выходе умножителя 6. По заднему фронту импульса с выхода ждущего мультивибратора 41 формирователем

42 вырабатывается короткий одиночный импульс, длительность которого должна быть не меньше периода тактовых импульсов генератора 4. Этот импульс своим передним фронтом фикси" рует результат операции В С в регистре 15 и сбрасывает выход триг-. гера 43 на низкий уровень сигнала, чем обеспечивается подключение к вы" ходй коммутаторов 8 и 9 их вторых информационных входов . Кроме того, появление указанного импульса на входе запуска регистра 7 последовательных приближений обеспечивает его запуск на цикл работы. Причем, в момент запуска выход сигнала о конце преобразования регистра 7 последова40

5 15221 тельных приближений устанавливается на высокий уровень. Затем за число тактов, на единицу большее числа разрядов регистра 7 последовательных 5 приближений, осуществляется выполА кение операции —-В С

На первом такте производится умножение двоичного числа 011...1, посту-10 лающего на вход умножителя 6 с выхода регистра 7 последовательных приближений, на число В С; — код которого поступает на вход умножителя 6 с выхода регистра 15. Результат указанной операции сравнивается на схеме 5 сравнения с двоичным кодом числа А, поступающего на схему 5 сравнения с выхода регистра 3.

Результат сравнения поступает на

20 информационный вход регистра 7 после,":, довательных приближений и в начале второго такта записывается в его старший разряд, при этом следующий

25 разряд устанавливается в нуль, т.е на выходе регистра 7 последовательных приближений устанавливается двоичный код в зависимости от результата сравнения 1011...1 или 0011...1.

Аналогично происходит заполнение последующих разрядов регистра 7 последовательных приближений.

По окончании последнего такта преобразования выход сигнала о конце преобразования регистра 7 последова- 35 тельных приближений сбрасывается на низкий уровень, что свидетельствует о готовности результата вычисления

А. функции х = — — на выходе 21 .

В С

Устройство, реализующее функцию

А х = -- —, показано на фиг.3 Как

ГВ С видно из сравнения с общей схемой (фиг.1), из него исключены избыточные в данном случае коммутаторы 11

13„ 14 и соответствующие им управляющие сй1"налы, Увел 17 содержит 50 ждущий мультивибратор 41, формирователь 42 импульса, триггер 43, элемент

ИЛИ 44, триггер 45, элемент ИЛИ 46, элементы И 47 и 48, ждущий мультивибратор 49, формирователь 50 импульсов. 55

Устройство работает следующим образом.

Передний фронт сигнала запуска по входу 23 приводит устройство в ис95 6 ходное состояние, сбрасывая прямой выход RS-триггеров 43 и 45 на низкий уровень сигнала. При этом коммутаторами 8-10 обеспечивается подключение к их выходам первых информационных входов. Задний фронт сигнала запуска, поступая на управляющие входы регистров 1 — 3, фиксирует в них соответственно значения двоичных кодов операндов А,С и В. Этим же задним фронтом сигнала запуска запускается ждущий мультивибратор 41, длительность формируемого импульса которого должна быть не меньше времени до появления результата операций В С на выходе умножителя 6. По заднему фронту импульса с выхода ждущего мультивибратора 41 формирователем 42 вырабатывается короткий одиночный импульс, фиксирующий результат, операции В ° С в регистре 16. При этом на прямом выхо де HS-триггеров 43 и 45 устанавливается высокий уровень сигнала, который обеспечивает подключение к выходам коммутаторов 8 — 10 вторых информационных входов, а также запуска" ется ждущий мультивибратор 49, которым формируется импульс, длительность которого должна быть не меньше периода тактовых импульсов генератора 4, Последнее обеспечивает запуск регистра 7 последовательных приближений на цикл работы. Причем, в момент за- пуска выход сигнала о конце преобразования регистра 7 последовательных приближений устанавливается на высокий уровень . Затем за число тактов, на единицу большее числа разрядов регистра 7 последовательных приближений, осуществляется выполнение операции В С. На первом такте осуществляется возведение в квадрат двоичного числа О!1.. ° 1, поступающего с выхода регистра 7 последовательных приближений через коммутаторы 8 и 9 на входы умножителя 6, и сравнение результата указанной операции на схеме 5 сравнения . с двоичным кодом числа BiC, поступающего на схему 5 сравнения через коммутатор 1 0 с регистра 16.

Результат сравнения поступает на информационный вход регистра 7 последо: вательных приближений и в начале второго такта записывается в его старший разряд, при :этом следующий разряд устанавливается.: в нуль, т,е. устанавливается двоичный код s зависимости от результата сравнения !011...

15221 95

1 или 0011...1. Аналогично происходит заполнение последующих разрядов регистра 7 последовательных прибли— жений, TIo окончании последнего такта преобразования выход сигнала о кон5 це преобразования регистра 7 после довательных приближений сбрасывается на низкий уровень, что стимулирует выработку формирователем 5g короткого одиночного импульса, который, проходя через элемент И 47 и элемент

ИЛИ 44, фиксирует в регистре 15 результат выполнения операции 4В С и сбрасывает прямой выход RS-тригге- 1

5 ра 42 на низкий уровень, что обеспечивает подключение к выходам коммутаторов 9 и 10 первых информационных входов. Одновременно короткий импульс с выхода формирователя 50, проходя через элемент И 47 и элемент ИЛИ 46, вновь запускает ждущий мультивибратор 49, обеспечивающий запуск регистра 7 последовательных приближений на новый цикл преобразования, который 25 аналогичен первому циклу, с той лишь разницей, что двоичные коды с вьгхода регистра 7 последовательных при..ближений перемножаются с кодом числа -)В С, поступающего на умножитель

6 через коммутатор 9 с выхода регистра 15, а результаты перемножения сравниваются на схеме 5 сравнения с двоичными кодами операнда А, поступающего на схему 5 сравнения через коммутатор 10 с выхода регистра 1. Тем

35 самым устройством вычисляется частное

А от деления — — — . По окончании пос. леднего такта преобразования формиро- 40 вателем 50 вновь вырабатывается короткий импульс, который, в этом случае, проходит через элемент И 48 на выход 24, чем свидетельствует о готовности результата вычисления функ- 45

А ции х = — — — на выходе 21, 4В С

Формула изобретения

Зычислительное устройство, содержащее три регистра операндов, схему сравнения, умножитель, регистр последовательных приближений, генератор тактовых импульсов, первый ком— мутатор и узел управления, причем выход генератора тактовых импульсов соединен с тактовым входом регистра последовательных приближений, информационный выход которого соединен с первым информационным выходом устройства, информационные входы первого, второго и третьего регистров операндов соединены соответственно с вхо.— дами первого второго и третьего операндов устройства, выход умножителя соединен с первым входом схемы сравнения и вторым информационным вы-. ходом устройства, выход схемы сравнения соединен с информационным входом регистра последовательных приближений, сигнальный выход которого соединен с первым входом узла управления, второй вход которого соединен с входом запуска устройства, а первый выход соединен с входом запуска регистра последовательных приближений, второй, третий и четвертый выходы узла управления соединены с управляющими входами соответственно первого,второго и третьего регистров one1 рандов, выход третьего регистра операнда соединен с первым информационным входом первого коммутатора, управляющий вход которого соединен с пятым выходом узла управления, а выход подключен к первому входу умножителя, о т л и ч а ю щ е е с я тем, что, с целью, расширения функциональ" ных возможностей за счет возможности выполнения произвольной операции, ° являющейся суперпозицией операций умножения, деления и извлечения квадратного корня, над тремя переменными в устройство введены три буферных рет гистра и коммутаторы с второго по шестой, причем выходы второго и первого регистров операндов соединены с первыми информационными входами

I второго и третьего коммутаторов, выходы которых соединены соответственно с вторыми входами умножителя и схемы сравнения, информационные входы первого, второго и третьего буферньи регистров соединены с выходами соответственно четвертого, пятого и шестого коммутаторов, а выходы подключены к вторым информационным входам соответственно первого, второго и третьего коммутаторов, информационный выход регистра последовательных приближений соединен с первыми информационными входами четвертого, пятого и шестого коммутаторов, вторьа информационные входы которых подключены

9 1 5221 95 10 к выходу умножигеля, управляющие вхо- ходами узла управления с шестого по ды буферных регистров с первого по тринадцатый, четырнадцатый выход котретий и коммутаторов с второго по торого соединен с выходом сигнала шестой соединены соответственно с вы- окончания работы устройства.

Составитель В. Березкин

Редактор Т.Парфенова Техред M.Õoäàíè÷ . Корректор Т.Малец

Заказ 6963/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101