Многоканальное устройство для регистрации сигналов

 

Изобретение относится к приборостроению и может быть использовано для регистрации быстропротекающих (например, переходных) процессов с преобразованием масштаба времени при помощи многоканальных самопишуших приборов. Цель изобретения - повышение точности и расширение частотного диапазона устройства. В устройство, содержащее последовательно соединенные входной преобразователь и первое запоминающее устройство, а также выходной преобразователь, дополнительно введены второе запоминающее устройство, первый и второй мультиплексоры, блок синхронизации, а также последовательно соединенные арифметико-логическое устройство и регистр.6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 С 01 D 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4410835/24-10 ,(22) 18.04.88 (46) 15.02.90. Вюл, Р 6 (71) Институт электродинамики

АН УССР и Производственное объединение "Краснодарский ЗИП" (72) Э.П.Васильев, О.JI.Êàðàñèíñêèé, С.Г.Таранов и Д.Ю.Тульчинский (53) 621.317.7(088.8) (56) Авторское свидетельство СССР

Р 1312391, кл. G 01 D 9/02, 1987.

Авторское свидетельство СССР

Р 1323856, кл. G 01 D 9/00, 1987 . (54) ИНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

РЕГИСТРАЦИИ СИГНАЛОВ (57) Изобретение относится к приборостроению и может быть использовано

Изобретение относится к приборостроению и может быть использовано для регистрации быстропротекающих (например, переходных) процессов с преобразованием масштаба времени при помощи многоканальных самопишущих приборов.

Целью изобретения является повышение точности и расширение частотного диапазона устройства.

На фиг. 1 приведена структурная схема предлагаемого устройства для регистрации сигналов; на фиг; 2один из вариантов реализации блока синхронизации; на фиг. 3 и 4 - временные диаграммы, поясняющие работу устройства регистрации; на фиг. 5 и 6 — то же, поясняющие работу блока синхронизации.

„,SU„„. 1543232 А1 для регистрации быстропротекающих (например, переходных) процессов с преобразованием масштаба времени при помощи многоканальных самопишущих приборов. Цель изобретения — повыше ние точности и расширение частотного диапазона устройства. В устройство, содержащее последовательно соединенные входной преобразователь и первое запоминающее устройство, а также выходной преобразователь, дополнительно введены второе запоминающее устройство, первый и второй ,мультиплексоры, блок синхронизации, а также последовательно соединен е арифметико-логическое устройство и регистр. 6 ил.

Иногоканальное устройство для регистрации сигналов содержит входной преобразователь (ВхП) 1, запоминающие устройства (ЗУ) 2 и 3, мультиплексоры (Ип) 4 и 5, арифметикологическое устройство (АЛУ) 6, регистр 7, выходной преобразователь (Вых.П) 8, регистрирующее устройство (PY) 9, блок 10 управления (ВУ) и блок 11 синхронизации (ВС).

В качестве входного преобразователя использованы последовательно соединенные коммутатор 12, на входы которого поступают входные сигналы преобразователя 1 и АЦП 13, выход которого является информационным выходом преобразователя 1.

Информационный вход преобразователя 8, выходы которого подключены

1543232 к входам многоканального PY 9, соединен с выходом регистра 7, информационным входом ЗУ 3 и первым входом АНУ 6 (фиг.1). Второй вход АЛУ б подключен к выходу мультиплексора 4, а выход соединен с входом регистра 7.

Первый вход мультиплексора 4 соединен с выходом ЗУ 4, à i-e разряды второго — шестбго входов первого мульти- 10 плексора 4 соединены соответственно с выходами i i+1, i+3, х+ш+1, i+2ra разрядов второго ЗУ 3 (i=1,2,..., ! ОЧ, ш=1о8 N, где И=2 — число циклов сум;мирования). Информационный вход ЗУ 2

,соединен с выходом преобразователя 1. !

: 1йина адреса (ША) связывает выход ад реса БУ 10 с адресными входами комму. татора 12, ЗУ 2 и первым входом муль: типлексора 5, причем адресные входы . 20 мультиплексора 12 и мультиплексора 5 соединены только с несколькими младшиии разрядами МА. Первый (С. ) и второй (С2) выходы управления БУ 10 подключены соответственно к входам за- 25 пуска АЦП 13 и синхронизации занесения информации в ЗУ 2, а третий (С ) к входу управления БС 11. Выходы

БС 13 С С С6 С7 связаны с00ТВеТ» ственно с входами синхронизации эане- 30 сения информации в ЗУ 3, управления мультиплексором 5, синхронизации за писи в регистр 7 и входом управления преобразователя 8. Первый выход адреса БС 11 соединен с младшими разрядами ЗУ 3, второй подключен к адресным входак преобразователя 8 и к второму входу мультиплексора 5, а третий связан с адресными входами мультиплексора 4. Выход управления БС 11 нодклю- 10 чек к управляющим входам АЛУ 6. Выход мультиплексора 5 подключен к старшим разрядам адреса ЗУ 3.

Епок 10 управления содержит таймер 14, блок 15 синхронизации, счет- 45 чик 16 адреса, триггеры 17 и 18 и элемент И 19. Выходы Т1, Т таймера

14 соединены с входами запуска БС 15.

Выходы БС 15 подключены: +1Сч к счетному входу счетчика 16; С4,С и С к входам управления АЦП 13; ЗУ 2, БС 11 подключены соответственно, как зто описано выше. Выход переполнения счетчика 16 соединен с входом установки в "0" триггеров 17 и 18, прямые 55 выходы которых подключены к входам управления БС 15, а их инверсные выходы через элемент И 19 связаны с входом установки в "0" счетчика 16, входы установки в "1" триггеров 17 и 18 соответственно. "Ввод" и "Вывод" являются входами управления режимами работы устройства.

Выходной преобразователь 8 содержит п цифроаналоговых преобразователей (ЦАП) 20 - 1,...,20-п, где n - число каналов и дешифратор 21, Адресный вход преобразователя 8 является входом дешифратора 21, выходы которога подключены к входам синхронизации занесения информации в ЦАП 20-1,...,20-п.

Входу управления преобразователя 8 соответствует выход С7 БС 11 с выходом стробирования дешифратора 21. Информационные входы ЦАП 20-1,...,20-п, объединенные между собой, подключены к выходу регистра 7, а выходы ЦАП

20-1,...,20-п являются выходами преобразователя 8.

Один из возможных вариантов реали зации блока 11 синхронизации, когда общее число каналов n =8, приведен на фиг. 2. БС 11 содержит генератор

22 импульсов, счетчик 23, логическую схему 24, а также элементы И 25 - 27.

Выход генератора 22 соединен со счетным входом счетчика 23 и первыми входами элементов И 25 — 27. К входам А,В,С,Е схемы 24 подключены соответственно выходы первого, второго, третьего, четвертого и седьмого разрядов счетчика 23, вход записи которого является входом управления БС 11 и соединен с выходом С БС 15. Инверсный выход переполнения счетчика

23 соединен с входом разрешения счета этого счетчика, а на его входах установки постоянно установлен код Х (00110000). Выходы четвертого, пятого и шестого разрядов счетчика 23 являются вторым выходом адреса БС 11 и подключены к адресному входу преобразователя 8 и второму входу мультиплексора 5, вход управления которого соединен с выходом седьмого разряда счетчика 23 (С ). Первый Р, второй С и третий Н выходы схемы 24 соответственно подключены к вторым входам элементов 25 — 27, выходы которых С, С и С6 подключены к входам синхрони,зации записи ЗУ 3, входу управления преобразователя 8 и входу синхронизации записи регистра 7. Четвертая (<) пятая (К) и шестая (L) группы выходов схемы 24 соединены соответственно с младшими разрядами адреса

Зу 3 (первый выход адреса bC 11), 1543232 нал на выходе переполнения счетчика

16 сбрасывает триггер 17 в "0" и устройство переходит в исходное состояние. В результате в ЗУ 2 будут занесены коды выборок мгновенных sHB чений входных сигналов в следующем по рядке: х ° х <<» ° ° е ° хр » ° ° ° » «1О» ° х о

° ° ° »Х »1»Х 3» ° ° ° »х » х» ° ва

» ° ° » х» K <» ° ° ° » «1 к »а гд где величина К зависит от емкости ЗУ 2, равной пК, Младшая часть адреса ячейки, в которой хранится код х, определяет номер канала К, а старшая— номер выборки j., В режиме вывода информации коды выборок мгновенных значений сигналов

U, ..., U èç ЗУ 2 последовательно поступают на первый вход мультиплексора 4 и после преобразования в блоках 3-7 при помощи выходного преобразователя 8 выводится в виде непрерывных функций, регистрируемых устройством 9.

Импульсом на входе Вь«вод" триггер

18 устанавливается в "1". 73 этом случае БС 15 запускается только импульсами т таймера 14, период следования которых равен «I Т/и» где Ь Т— шаг дискретизации выходных сигналов °

Обычно 6,7 >7 М . После каждого импульса Т БС 15 вырабатывает сигналы

С и через время 7> необходимое для выполнения операций в блоках 3-7, 20, +1Сч (фиг. 4), Сигнал С поступает на вход управления БС 11. Код с младших разрядов адреса счетчика 16 поступает на первый вход мультиплексора 5, Из ЗУ 2 последовательно выводятся коды Выборок х 1, х 0» ° ° ° х gQ» х,, ..., х „, которые поступают

0к- » на первый вход мультиплексора 4 и после преобразования в блоках 3-7 поступают на вход выходного преобразователя 8. Распределение преобразованных выборок по каналам осуществляется при помощи выходных сигналов дешифратора 21. После преобразования с помощью ЦАП 20 — к выборки х „ в напряжение восстановленный сигнал канала передается на РУ 9.

Для расширения частотного диапазона интерполируемых сигналов необходимо выборку у, формировать в виде импульса Т< БС 15 вырабатывает сигналы С,,С g и. + 1Сч, поступающие на входы запуска АЦП 13, синхронизации занесения информации в ЗУ 2 и на счетны«» вход счетчика 16 (см. временную диа- 25 грамму на фиг. 3) °

Выходной код счетчика 16 по ША поступает на адресные входы ЗУ 2 и коммутатора 12, Взаимодействие блоков устройства в режиме ввода при исполь- 30 зовании преобразователя 1, реализованного посредством коммутатора 12 и АЦП 13, следующее. При помощи коммутатора 12 на вход АЦП 13 подается один из входных сигналов U (k=

=1,...»п). Номер входа устройства, подключаемого к АЦП 3, определяется кодом младших разрядов счетчика 16 (например, при n=8 коммутатор 12 подключен только к трем самым младшим разрядам счетчика 16). После запуска сигналом С, АЦП 13 входной сигнал U . преобразуется в код х где j — номер выборки сигнала в k-м канале. По окончании преобразования сигнала U в код через время t««, определяемое быстродействием АЦП 13, код х," заносится в соответствующую ячейку ЗУ 2 в момент поступления на его вход синхронизации сигнала С . Затем сигнал

+10ч поступает на счетный вход счетчика 16 и он увеличивает свое состояние на единицу, а на вход #III 13 через коммутатор 12 поступает следующий сигнал U„„++„ и т,д.

40 адресными входами мультиплексора 4 (третий выход адреса ЫС 11) и управляющим входом АЛУ 6 (выход управле««ия БС 11) .

В работе устройство можно выделить два режима: вг да и вывода информации.

В исходном состоянии, когда триггеры 17 и 18 находятся в состоянии "0", элемент 19 открыт и счетчик 16 установлен в состояние "0".

В режиме ввода информации в ЗУ 2 заносятся коды выбора мгновенных значений сигналов U»,...,V

Импульсом на входе "Ввод" триггер

17 устанавливается в "1". В этом случае БС 15 запускается только импульсами 7. < таймера 14 с периодом следования 77,»./и, где d t — шаг дискретизации входных сигналов.. После каждого

Описанная последовательность продолжается .до наступления переполыения счетчика 16. В этом случае сиг1 5, 1 у ° =--х + х — — х,, 8 )+ 4 1 8

1543232

8 где х, х, х „,— следующие друг за

1-1» 1» 1+1 другом выборки интерполируемого

L сигнала.

Для получения величины у; в соответствии с формулой (1) могут быть использованы рекуррентные соотношения

10 (3) (4) (5)

15 уо = xj у у 3

1. у = у у

1 2 8 о» у2. уо + уз»

У вЂ” У2 + У °

При этом у = у .

J 1.

S о

SI к (6) 8 к Бзк»

1 3 — S — — S

8 ок 2к1 ак хк

Sex

30.I

@2 зк 2к (7) (8) (9) (1 О) Бок+ як»

Ьк.

S<ê Б2к+

Б4к 1к+

84к

»к 5к

5К. 4К

Величина S >< код интерполирован ной выборки, поступающей на вход преобразователя 8, SI,„ -, Б - вспомогательные величины. Значения Бок — В к вычисляются при поступлении из ЗУ 2 45 выборки х к, для выбранного k-го канала, а затем для всех и-1 каналов вычисляются величины S Як в общей сложности

И раз.

Синхронизация работы блоков 3-7 осуществляется выходными сигналами

БС 11. На структурной схеме БС 11 (фиг. 2), цифры в скобках над соответствующими выходами БС 11 обозначают номер блока, управляемого по данной шине. Запуск BC 11 .осуществляется импульсом С » поступающим с БС 15, по которому в счетчик 23 записываI ется код, установленный на входе

Учитывая, что выборка x>„, поступающая на вход мультиплексора 4, преобразуется согласно формулам (2)-(5), 20 а затем интерполируется в соответствии с алгоритмом (1-3) введем обозначения S = У» S„= y y = У » S2= У2»

В = хэ» Sq=- z 8 = г» и запишем об25 щий алгоритм преббразования в блоках

3-7 для выборки k-го канала данных. С этого момента счетчик 23 начинает счет выходных импульсов генератора 22, который продолжается до тех пор, пока сигнал на выходе "П" переполнения не запретит счет. Выходной код счетчика 23 преобразуется при помощи логической схемы 24 в сигналы управления. Сигналы на первых трех выходах (Р, G, Н) схемы 24 разрешают прохождение выходных импульсов генератора 22 через элементы И 25-27.

Седьмой разряд выхода счетчика 23 подключен к входу управления мультиплексором 5, а также к входу Е схемы 24, сигнал на его выходе определяет в режиме вычисления каких величин находится БС 11. Если этот сигнал равен логическому "0", то вычисляются значения S S для канала, номер которого определяется кодом на младших разрядах счетчика адреса, если "1", то производится вычисление S<, S для всех каналов. Так как i-e разряды второго-шестого входов мультиплексора 4 подключены соответственно к выходам 1, i + 1, + 3, i + m + 1, + 2ш разрядов ЗУ 3, то прохождение кода через эти входы мультиплексора

4 соответствует его умножению на константы 1, 1/2, 1/8, 1/2N» 1/2, АЛУ 6 реализует при операции над двумя операндами у и х, которые подаются соответственно на первый и второй входы

АЛУ 6: г = у + х, z = у — х, z = х, где z — - результат на выходе АЛУ 6.

Последняя операция z = х соответству-. ет пропусканию операнда на выход АЛУ

6 без изменений.

В соответствии с алгоритмом преобразования (формулы (6)-(11)) значения

S „- S q последовательно определяются для выборки обрабатываемого канала, когда на седьмом разряде выхода счетчика 23 логический "0". Текущие значения S4, и $ для всех каналов вычисляются при логической "1" на выходе Е схемы 24. На временных диаграммах (фиг. 5) представлены импульсы С » поступающие на вход БС 11 (фиг. 5а) вычисляемые величины (фиг. 5б), выходной код младших разрядов счетчика 16, определяющего номер канала, для которого вычисляются величины $О-Б интерполируемой выборки (фиг. 5в), выходной код четвертого, пятого и шестого разрядов счетчика 23 при логической "1" в седьмом разряде выхода этого счетчика, определяющий номер

232

9 1543 канала, для которого вычисляются ве-. личины, S > (фиг ° 5Г) .

Общая для всех каналов последовательность формирования сигналов на выходах БС 11 при вычислении значе5

HHH S S i Sz S S+ S приведе ны на фиг. 6 для одного цикла. Эти сигналы могут быть представлены также в виде таблицы, в которой принята следующая кодировка адресов и сигналов управления: "1" на выходе F есть сигнал синхронизации записи в ЗУ 3;

"1" на выходе G есть сигнал стробирования дешифратора 21, который с его выхода поступает на вход синхронизации одного из ЦАП 20; "1", на выходе Н есть сигнал синхронизации записи регистра 7. Кодами "000", "001", "010" "011" "100"" ."101" на груп- 20 пе выходов I, формируется младшая часть адреса на адресных входах ЗУ 3, в которых хранятся величины $„, S

Ба, $3, БФ, $ s соответственно. Старшая часть адреса на адресных входах 25

ЗУ 3, поступающая с выхода мультиплексора 5, определяет номер канала, для которого вычисляются указанные вели-.

"100", "101", на группе выходов К схе- 30 мы .24 задается вход, по которому код из ЗУ 3 поступает через мультиплексор 6 на вход Х АЛУ 6. Для "000" это значение выборки х k-го канала nol

У ступающей с выхода ЗУ 2 на первый вход мультиплексора 4, для "001", f101 011 II01 1" "1 00" II 1 01 поступающий .с выхода ЗУ 2 и умноженный в результате монтажного сдвига на константу: 1, 1/2, 1/2, 1/2N, 40

1/NÐ соответственно. Коды "00", "01", "10" на группе выходов L определяют операцию АЛУ 6: z = х, z = у + х, г = у — х соответственно. Значком х обозначено произвольное состояние 45 сигналов.

Для режима вычисления значений So, Б ., S< S, S q. $ на временных диаграммах (фиг. 6) приведены реализуемая формула, код на младших разрядах адреса ЗУ 3 (фиг. 6а), код на входе

АЛУ 6 (фиг. 6б), операция АЛУ 6 (фиг. 6в) сигналы синхронизации записи в регистр 7 (фиг. 6г), ЗУ 3 (фиг. 6д) и дешифратор 21 (фиг. 6е), а также .условные состояния счетчика

23 (фиг, 6ж) и выходные коды четвертого, пятого и шестого разрядов этого счетчика (фиг. 6з), определяющих номер канала, для которого определяются Величины Б 4 Б е

Предлагаемое устройство обладает более широким частотным диапазоном и большей точностью.

Формула и з о б р е т е н и я

Иногоканальное устройство для регистрации сигналов, содержащее последовательно соединенные входной преобразователь и первое запоминающее устройство, а также выходной преобразователь, выходы которого подключены к регистрирующему устройству, и блок управления, первый и второй управляющие выходы которого соединены соответственно с входами управления входного преобразователя и входом синхронизации занесения информации первого запоминающего устройства, к адресным входам которого подключен выход адреса блока управления, соединеннььй также младшими разрядами с адресным входом входного преобразователя, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности и расширения частотного диапазона, в него введены второе запоминающее устройство, первый и второй мультйплексоры, блок синхронизации, а также последовательно соединенные арифметико-логическое устройство и регистр, выход которого соединен с информационными входами выходного преобразователя, второго запоминающего устройства и первым входом арифметика-логического устройства, второй вход которого подключен к выходу первого мультиплексора, первый вход которого соединен с выходом первого запоминающего устройства, а i-е разряды второго — шестого входов первого мультиплексора соединены соответственно с выходами i, i+i

i+3, i+m+1, i+2m разрядов второго запоминающего устройства (i=1,2,..., m=log N, где 11=2™ — число циклон суммирования), на вход синхронизации записи которого подключен первый выход управления. блока синхронизации, второй — пятый выходы управления которого подключены соответственно к входу управления второго мультиплексора, управляющим входам арифметика-логического устройства, входу синхронизации записи регистра и входу управления выходного преобразователя, к адресному. входу которого подключен вто11 15 рой выход адреса блока синхронизации, соединенный также с вторым входом второго мультиплексора, на первый вход которого подключены младшие раз" ряды выхода адреса блока управления, третий управляющий выход которого <оединен с входом управления блока синхронизации, третий и первый выходы

43232

12 адреса которого подключены соответст венно к адресному входу первого мультиплексора и младшим разрядам адреса второго запоминающего устройства, S старшие разряды адреса которого соединены с выходом второго мультиплексора.

1543232

1543232 ф

Cf)

Щ ъ щ

СФ)

Ф

« » (/Ъ н

Ф

МЪ

И

М

% у .ь г ч

f ф

Ф3ф

Щ «фц

И

ОЪ

Ъ

Н

И бф

Ф

И

М) Составитель С. Ботуз

Техред N.Õîäàíè÷ Корректор М.Самборская

Редактор Ю. Середа

Заказ 392 Тираж 460 Подписное

ВНИИПО Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г, Ужгород, ул. Гагарина, 101