Устройство для односторонних сдвигов двоичных кодов с контролем

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах быстродействующих ЦВМ. Цель изобретения - повышение достоверности контроля. Устройство содержит узлы 1, 2 сдвига информации, узел 3 сдвига контрольных разрядов, узел 4 сдвига группы битов, первый и второй узлы 5, 6 свертки по модулю два, первый узел 7 сравнения, первый коммутатор 8, первый информационный вход 9 устройства, группу 10 узлов свертки по модулю два, информационный выход 11 устройства, группу 12 выходов контрольных разрядов устройства, третий узел 13 свертки по модулю два, второй узел 14 сравнения, элемент ИЛИ 15, выход 16 неисправности устройства, вход 17 задания величины сдвига групп устройства, вход 18 задания величины сдвига битов устройства, второй информационный вход 19 устройства, входы 20, 21 контрольных разрядов устройства, второй коммутатор 22, третий узел 23 сравнения, четвертый узел 22 свертки по модулю два. В устройстве обеспечивается непрерывный контроль по модулю два. Поставленная цель достигается введением четвертого узла свертки по модулю два, третьего узла сравнения и второго коммутатора, обеспечивающих контроль крайней против направления сдвига группы вдвигаемых бит. 1 ил.

СВОЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А2 (51) 5 06 F 11/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРИ-(О 4V СВИДЕТЕЛЬСТВУ

ЖйИ ИЖМ У ЖЖЛ .. У ФЧЖЗЯ

ГОСУДАРСТВЕННЫЙ НОЧИТЕТ

1 10 КЗСБРЕТЕНИЯМ И СН1ЦТИЯМ

ЛРИ ГННТ CC(%

1 (6, } 1446617 (21} 4161234/24-24 (22) 15.12.86 (46, 15.02. 90. Бюл. ¹ 6 (72) A. A. Самусев, A. A. 1 !остак и A. В. Яскульдович (53} 681 3 (088.8) (56) Авторское свидетельство СССР

N - 1446617, кл, С 06 Г 11/10, 1987. (54) УСТР011СТВО Д7Я ::!1.0С, О "OHHHX

СДВИГОВ ДЗОИ-. КЫХ 1 О) "ОЬ С К01Г" РОЛЯМ .(57) Изобретение о" -.:осится к вычислительной тсхнике и 1:о; :-т быть использовано в процессорах быстродействующих ЦВМ. Цель изобретения — повышение достоверности контра".ÿ. Устройство содержит узлы l, 2 сдвига инйормацни, узел 3 сдвига контрольных разрядов, узел 4 .—; —,вива группы битов, первый и второй узлы "., 6 свертки по модулю два, первый узел 7 сравнения, первый коммута"ор 8„ первый информационный

„,SU, 154340 вход 9 устройства, группу 10 узлов свертки по модулю два, информационный выход 11 устройства, группу 12 выходов контрольных разрядов устройства, третий узел 13 свертки по модулю два, второй узел 14 сравнения, элемент ИЛИ 15, выход 16 неисправности устройства, вход 17 задания величины сдвига групп устройства, вход 18 задания величины сдвига битов устройства, второй информационный вход 19 устройства, входы 20, 21 контрольных разрядов устройства, второй коммутатор 22, третий узел 23 сравнения, четвертый узел 22 свертки по модулю два. В устройстве обеспечивается не9 прерывный контроль по модулю два. Поставленная цель достигается введением четвертого узла сверки по модулю два, третьего узла сравнения и второго . коммутатора, обеспечивающих контроль

ИФ крайней против направления сдвига группы вдвигаемых бит. 1 ил.

1543406

Изобретение относится к вычислительной технике, может быть использовано в процессорах быстродействующих

ЦВМ и является дополнительным к авт. св. Р 1446617.

Пелью изобретения является повышение достоверности контроля, На чертеже изображена функциональная схема устройства. f0

Устройство содержит узлы 1 и 2 сдвига информации, узел 3 сдвига контрольных разрядов, узел 4 сдвига группы битов, первый 5 и второй 6 узлы свертки по модулю два, первьй узел 7 15 сравнения, первый коммутатор 8;, первый информационный вход 9 устройства, группу 10 узлов свертки но модулю два, информационный выход 11 устройства, группу 12 выходов контрольных 20 разрядов устройства, третий узел 13 свертки по модулю два, второй узел

14 сравнения, элемент ИЛИ 15, выход

16 неисправности устройства, вход 17 задания величины сдвига групп устрой- 25 ства, вход 18 задания величины сдвиГа битов устройства, второй информационный вход 19 устройства, входы 20 и 21 контрольных разрядов устройства второй коммутатор 22, третий узел 23 30 сравнения, четвертый узел 24 свертки

w модулю два.

Первый узел 1 сдвига информации обеспечивает сдвиг двоичного И-раз 1 щного кода, поступающего на первый информационный вход 9 устройства в одну сторону (например, вправо) на количество бит,кратное величине К, где Ка 2, а через второй информационный вход 19 устройства осуществляется 4О вдвигание в освободившееся разряды (слева) соответствующее количество групп битов по К битов в каждой группе.

Количество групп битов по К битов в каждой группе задается путем установки на входе 17 устройства соответствующего кода, значение (М) которого может быть равным О, 1, 2, г ни гае (Xj оееачает ближайшее це- 50 лое число, меньшее Х.

При этом в узле 1 осуществляется сдвиг кодов вправо (с описанным вдви1 ганием) на количество соответственно

О, 4, 2К,..., — — К бит.

Г 1

В узле 2 осуществляется сдвиг (вправо) кода, установленного на выходе узла 1,, с вдвиганием в освобождаемые разряды (слева) битов кода, установленного на выходе коммутатора

8, на количество битов, равное m где m = О, 1, 2,..., (К-l). При этом сдвинутый и вдвинутый коды передаются на информационный выход 11 устройства, Код величины сдвига в пределах

0 ш « (К-1) устанавливается на входе

18 устройства.

Разрядность выхода 11 устройства равна N, а выходов вдвигаемого числа узлов 2 и 4 — (К-1 ), т. е . не используется последний относительно направления сдвига разряд выхода коммутатора 8, количество разрядов которого равно К.

Узел 3 функционирует так же, как и узел 2, с тем отличием, что разрядность его входа 20 и выхода равна

Г N1 (— -) + 1). Разрядность входа вдви к)

ГН1 гаемого числа. узла равна — -1 (без к) последнего со стороны направления сдвига разряда входа 21 разрядность

Г N которого равна + 1) .

Узел 4 функционирует так же, как и узел 2, с тем отличием, что разрядность его входов и вдвигаемого чисел равна соответственно К и К-1 .

Гоммутатор 8 предназначен для передачи на выход сигналов битов первой относительно направления сдвига не вдвинутой группы битов кода с входа

19.

Коммутатор 22 предназначен для передачи на выход сигнала четности (с входа 21) группы бит. (кода, установленного на входе 19), сигналы которой передаются на выход коммутатора 8.

Например, если пронумеровать группы бит коцов на входах. 19 и 9 устройства (и, следовательно, группы разрядов входов 1 9 и 9) в соответствии с направлением сдвига (например, вправо) цифрами 0, 1, 2,..., (J то

ГN 1 при задании на входе 18 кода со значением, равным 3, группы бит кода на входе 19 с номерами О, 1 2, будут вдвинуты в сдвинутый код на выходе узла 1 вдвига, а сигналы группы бит с номером 3 с помощью коммутатора 8 будут переданы на его выход .

Устройство работает следующим образом.

5 543

В исходном состоянии на входе 9 устройства устанавливается N-разрядный сдвигаемый код, на входе 19 уст- ройства устанавливается сдвигаемый код. На входе 20 устройства устанав М ливается (- — + ) -разрядный код к контрольных сигналов, значение которых в каждом 1-м разряде соответству- 1-, ет сумме по модулю два сигналов в соответствующей i-й группе разрядов кодана входе 9, где i =0, 1, (-М

На входе 21 устройства устанавливается код контрольных сигналов, значение которых в каждом разряде, как и для входа 20 устройства соответствует сумме по модулю два сигналов в соответствующей группе разрядов кода на входе 19 устройства. На входе 17 устройства устанавливается код величины сдвига на количество разрядов, кратное К, т.е. на количество групп 25 разрядов N, где О И а

К

На входе 18 устройства устанавливается код величины битных сдвигов в пределах

0 cm c К-l . ЗО

Код, установленный на входе 9 устройства, например, равный ! 11 l01110011ОО01 (при N = 16), сдвигается в узле 1, например, вправо на

N, К = 2; 4 = 8 бит lïðè Ì = 2, К =

= 4), а с входа 19 устройства в освобождаемые разряды вдвигается соответствующая часть кода, равного, например, 111011100110001. Б результате на выходе узла 1 сдвига информации сфор- 40 мируется код 0011000111110111. Код контрольных разрядов, установленный . на входе 20 устройства и равный О 01, сдвинется вправо в узле 3 на И = 2 бита, а код, установленный на входе 46

21 устройства и равный 101, вдвигается в узле 3 в освобождаемые разряды слева на два разряда правой частью кода. В результате на выходе узла 3 сдвига сформируется код 0101. При . ртом на крайнем правом разряде выхода узла 3 сдвига установится логическая единица, а на выходах остальных разрядов - код 010. Иэ групп разрядов

0001, 0011, 0111, 111 входа 19 устройства при отсчете от направления сдвига (т.е. против направления сдвига) на выход коммутатора 8 передаются сигналы О!11 группы сигналов 0100, а

406 6 на входы вдвигаемых чисел узлов 2 и

3 передаются сигналы 11 группы сигналов 0111 переданной на выход 24.

В узле 2 осуществляется сдвиг вправо кода, установленного на его входе, сдвигаемого числа и равного

ОС!1000111110!!1 на количество бит, равное, например, трем (m 3). При

"-.òîì в освобождаемые разряды в узле

2 осуществляется сдвигание трех правых бита кода.

В результате на выходе 11 устройс тва ус танавливае тс я код

111 0011000111110. На входе сдвигаемого числа узла 4 установится код 0111.

На выходе узла 4 сдвига сформируется код (в результате сдвига кода вправо, равного 0111, íà m 3 бит и вдвнгание с выхода коммутатора 8 кода ! I), равный 1110. В узле 6 формируется сигнал суммы по модулю два сигналов разрядов кодов с выходов узлов 4 и 3, равных соответственно 1110 и 010. -На выходе узла 6 сформируется логический нуль, На выходе узла 5 формируется сигнал суммы по модулю два сигналОв разрядов кода, сформированного íà ygходе 1 устройства, равный в рассматриваемом случае логическому нулю.

Первый узел 7 осуществляет сравнение с выходов узлов 5 и 6 свертки по модулю два с формированием логического нуля на выходе, означающего, что ошибки в узлах 1 и 2 не произошло т.е. узлы и 2 исправны). При неравенстве сигналов на его входах узел

7 формирует логическую единицу, означающую, что в устройстве возникла неисправность (или помеха) .

Сигнал с выхода узла 7 сравнения передается через элемент ИЛИ 5 на выход 16 неисправности устройства.

Сигнал ошибки на выходе первого узла 7 сравнения однако не обеспечивает полного контроля исправности устройства (т.е. высокую достоверность функционального контроля), так как не обеспечивается контроль ошибок в группах бит кода, установленного на входе 19, передаваемых на выходе ком-. мутатора 8 и входных и выходных цепей разрядов крайней со стороны направления сдвига (крайней правой) группы разрядов узла l. Контроль этих цепей обеспечивается с помощью узлов и элементов 15, 13, 14, 23, 24 и коммутатора 22.

1543406

Составитель И. Иваныкин

Редактор Е.Копча Техред Л,Сердюкова Корректор N.ÑàìáoÐñêàß

Заказ 401 Тираж 564 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæroðoä, ул, Гагарина, 101

В узле 13 формируется сигнал суммы по модулю два сигналов разрядов красителей по направлению сдвига группы информационного выхода перво го узла 1 сдвига информации. В данном случае результат суммирования равен "1". Второй узел 14 сравнения сравнивает результат свертки с крайним по направлению сдвига разрядом 10 выхода узла 3 сдвига контрольных разрядов . При несравнении единичный сигнал с выхода второго узла 14 сравнения через элемент ИПИ 15 проходит на выход 16 неисправности устройства. В узле 24 формируется сигнал суммы по модулю два сигналов разрядов с выхода коммутатора 8. В данном случае результат суммирования равен "1". Третий узел 23 сравнения сравнивает результат свертки с выходом коммутатора 22. При несравнении единичный сигнал с выхода третьего узла 23 сравнения через элемент ИЛИ 15 прохо дит на выход 16 неисправности устрой- 25 ства. Узлы свертки по модулю два группы 10 формируют контрольные биты

K-разрядных групп числа, сформирован\ ного на втором узле 2 сдвига информации, которые поступают н выходы контрольных разрядов устройства группы 12.

Формула изобретения

Устройство для односторонних сдвигов двоичных кодов с контролем по авт. св. Р 1446617, о т л ич а ющ е е с я тем, что, с целью повышения достоверности контроля, в него введены второй коммутатор, третий узел сравнения и четвертый узел свертки по модулю два, причем вход задания величины сдвига устройства соединен с управляющим входом второго коммутатора, информационный вход которого подключен к второму входу контрольных разрядов устройства, выход второго коммутатора соединен с первым входом третьего узла сравнения, второй вход которого соединен с выходом четвертого узла свертки по модулю два, вход которого соединен с выходом первого коммутатора, выход третьего узла свертки по модулю два соединен с третьим входом элемента KIN.