Устройство для контроля арифметических операций по модулю

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении надежности цифровых блоков. Цель изобретения - расширение области применения устройства. Устройство содержит дешифраторы 1,2, группу 3 сумматоров по модулю три, блок 5 умножения по модулю три, сумматор 6 по модулю три, сумматор 7 по модулю два, коммутаторы 8,9, элементы ИЛИ 15 - 24. Устройство позволяет формировать на выходе 13 устройства остаток по модулю три произведения, суммы и разности чисел, подаваемых на группы 10,11 входов первого и второго операндов устройства. Управление режимом работы устройства осуществляется с помощью сигналов, поступающих на входы 4,14 задания режимов вычитания и умножения устройства соответственно. На выходе 12 сигнала четности устройства формируется сигнал четности двух чисел. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„.,Я0„„1499351 (gi) 4 G 06 Р 11/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР (21) 42313 23/ 24-24 (22) 17.04,87 (46) 07.08.89. Бюл. У 29 (72) Г.Х. Каграманов, С.С. Абаджян, P.Х. Топчян, В.К. Оганесян А.Л. Мовсесян (53) 681.3 (088. 8) (56) Авторское свидетельство СССР

1072049, кл. G 06 F 11/10, 1983.

Авторское свидетельство СССР

В 1285480, кл, С 06 F 11/10, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ ПО МОДУЛЮ (57)- Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении надежных цифровых блоков. Цель изобретения — расширение области применения устройства. Устройство

2 содержит дешифраторы 1, 2, группу 3 сумматоров по модулю три, блок 5 умножения по модулю три, сумматор 6 по модулю три, сумматор 7 по модулю два, коммутаторы 8, 9, элементы ИЛИ

15-24. Устройство позволяет формировать на выходе 13 устройства остаток по модулю три произведения, суммы и разности чисел, подаваемых на группы 10, 11 входов первого и второго операндов устройства. Управление режимом работы устройства осуществляется с помощью сигналов, поступающих на входы 4, 1 4 задания режимов вычитания и умножения устройства соответственно. На выходе

1 2 сигнала четности устройства формируется сигнал четности двух чисел .

2 ил.

3 1 499351

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении надежных цифровых блоков., Целью изобретения является рас5 ширение области применения устройстна.

На фиг. приведена функциональная схема устройства; на фиг. 2 функциональная схема блока умножения по модулю три.

Устройство содержит дешифраторы

1 и 2, группу 3 сумматоров по модулю два, вход 4 задания режима вычитания устройстна, блок 5 умножения по модулю три, сумматор 6 по модулю три, сумматор 7 по модулю два, коммутаторы 8 и 9, группу 1 0 входов первого операнда устройства, группу 2р

I1 .входов второго операнда устройства, выход 1 2 сигнала четности устройства, выход 13 контрольных разрядов по модулю три устройства, вход 14 задания режима умножения устройства, 25 элементы ИЛИ 15-24.

Блок 5 умножения по модулю три (фиг. 2) содержит элементы И-ИЛИ

25 и 26.

Устройство работает следующим об- ЗР разом .

Устройство работает в двух режимах: вычисление остатка по модулю три произведения двух чисел и вычисление остатка по модулю три суммы 35 или разности двух чисел.

Режимы работы устройства задаются с помощью сигналов на входах.4 и 14.

В режиме умножения на входы 4 и 14 устройства подаются соответственно 4р нулевой и единичный сигналы. В ре" жиме контроля вычитания на входы 4 и 14 устройства подаются соответственно единичный и нулевой сигналы, а в Режиме контроля сложения — нуле- 45 вые сигналы.

На элементах ИЛИ 15 и 16 собирак тся выходы первого дешифратора 1, соответствующие нечетным входньи кОдам с Остатками пО мОдулю три 5р ранньии единице и двум соответственно. На элементах ИЛИ 17 и 18 собираются выходы первого дешифратора I, соответствующие четньи входньи кодам с весами по модулю три, равньии единице и двум соответственно. По такому же правилу объединяются выходы второго дешифратора 2 на элементах

ИЛИ 20-23 .

На выходах блока 5 умножения и сумматора 6 по модулю три формируются соответственно остатки по модулю три при умножении и сложении (вычитании) операндов, поступающих на группы 10 и 11 входов устройства.

Второй коммутатор 9 пропускает на выход контрольных разрядов по модулю три устройства сигналы с выхода блока

5 умножения или сумматора 6 по модулю три в зависимости от значения сигнала на входе 14 задания режима умножения устройства.

При контроле операции вычитания с помощью единичного сигнала на входе

4 задания режима вычитания устройства осуществляется инвертирование второго операнда на сумматорах по модулю два группы 3. Одновременно первый коммутатор 8 инвертирует остаток по модулю три второго операнда.

С помощью сумматора 7 по модулю дна на выходе 12 устройства формируется сигнал четности количества единиц в обоих операндах.

Устройство позволяет .контролировать операции над двоичньии и дноично-десятичньии числами, задаваемьии в кодах 8, 4, 2 и 1 .

Ф о Рм Ул а и з о б р е т е н и я

Устройство для контроля арифметических операций по модулю, содержащее дна дешифратора, десять элементов ИЛИ, сумматор по модулю два и сумматор по модулю три, причем группа информационных входов первого дешифратора является группой входов первого операнда устройства, группы выходов первого дешифратора, соответствующих нечетным кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов первого и второго элементов

ИЛИ соответственно, группы ныходон первoI о дешифратора, соответствующих четньи кодам на его информационных входах группы,-имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов третьего и четвертого элементов ИЛИ соответственно, выход первого элемента ИЛИ соединен с входом третьего элемента

ИЛИ и первым входом пятого элемента

ИЛИ, выход второго элемента ИЛИ сое14 динен с входом четвертого элемента

ИЛИ и вторьм. входом пятого элемента

ИЛИ, выход которого соединен с первьм входом сумматора по модулю два, выходы третьего и четвертого элементов ИЛИ соединены с соответствующими входами первой группы сумматора по модулю три, группы выходов второго дешифратора, соответствующих нечетньм кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов шестого и седьмого элементов ИЛИ соответственно, группы выходов второго дешифратора, соответствующих четньм кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов восьмого и девятого элементов ИЛИ соотв етс тв енно, в ыход шес тог о элемента ИЛИ соединен с соответствующим входом восьмого элемента ИЛИ и первьм входом десятого элемента ИЛИ, выход седьмого элемента ИЛИ соеди нен с соответствующим входом девятого элемента ИЛИ и вторьм входом десятого элемента ИЛИ, выход которого соединен с вторьм входом сумматора . по модулю два, о т л и ч а ю щ е ес я тем, что, с целью расширения области IlpHMeHeHHH устройства, в него введены группа сумматоров по модулю два, блок умножения bio модулю три и два коммутатора, причем

99351 6 первые входы сумматоров по модулю два группы образуют группу входов в торог о on еранда устройства, в ыходы сумматоров по модулю два группы со5 единены с группой информационных входов второго дешифратора, выходы третьего и четвертого элементов ИЛИ соединены с первой группой информационных входов блока умножения по модулю три, выходы восьмого и девятого элементов ИЛИ соединены соответственно с первьм и вторым информационными входами первой группы первого коммутатора, выходы девятого и восьмого элементов ИЛИ соединены соответственно с первым и вторьм информационными входами второй группы первого коммутатора, группа выхо2О дов которого соединена с второй группой входов сумматора по модулю три и с второй группой информационных входов блока умножения по модулю три, выходы блока умножения по модулю

25 три и сумматора по модулю три соединены соответственно с первьм и вторьм информационными входами второго коммутатора, выход которого является выходом контрольных разрядов по

30 модулю три устройства, выход сумматора по модулю два является выходом сигнала четности устройства, управляющий вход первого коммутатора подключены к входу задания режима вычиЗ5 тания устройства, управляющий вход второго коммутатора подключен к входу задания режима умножения ус тройства..1 499351

Фю8

Составитель В. Гречнев

Техред M.Ходанич Корректор M.màðîøè

Редактор В. Петраш

Производственно-полиграфическое предприятие, г. Ужгород. ул. Проектная, 4

Заказ 4695/48 Тирах 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауяская наб., д. 4/5