Устройство для контроля хода программ

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах отладки программ, устройствах правильности выполнения программ ЦВМ. Целью изобретения является расширение контролирующих возможностей устройства за счет введения в него дополнительных элементов и соответствующих связей. Устройство содержит блок 1 регистров контрольных точек, первую 2, вторую 9 и третью 10 группы схем сравнения, элементы ИЛИ 3 и 6, элемент 4 задержки, группу триггеров 5, элемент И 7, N блоков элементов И 8, N блоков регистров и элементов ИЛИ. Контроль правильности выполнения программ производится путем анализа адреса команды, следующей за командой условного перехода. 1 ил.

(5!)5 G 06 F ll!2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭО6РЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2! ) 44 25947 /24-24 (22) 3. О5. &8 (46) ?5.02.90. Бюл. У 6 (22) В.Л. Лясковский (53) 68!.3 (088.8) (56} Авторское свидетельство СССР !! 6366J1, кл. С 06 F f?/00, ?977.

Авторское свидетельство СССР

У ?4?87)9, кл. 6 Об F ?3/28, ?987. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА

ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано s устройствах отладки программ, устройствах правильности

2 выполнения программ ЦВ?1. Белью изобретения является расширение контролирующих возможностей устройства за счет введения в него дополнительных элементов и соответствующих связей.

Устройство содержит блок регистров контрольных точек, первую 2, вторую

9 и третью 1О группы схем сравнения, элементы ИЛИ 3 и 6, элемент 4 задержки, группу триггеров 5, элемент И 7, в блоков элементов И 8, в блоков регистров и элементов KlH. Контроль правильности выполнения программ производится путем анализа адреса команды, следующей за командой условного перехода; кя.

1543409

Изобретение относится к вычислительной технике и может быть использовано в устройствах отладки и:рограмм, устройствах контроля правильности выполнения программ ЦВМ.

Цель изобретения — расширение контролирующих возможностей устройства за счет контроля правильности выполнения условных переходов при вы- 10 полнении программ ЦВМ.

На чертеже приведена схема устройства, Устройство содержит блок 1 регистров адресов контрольных точек, первую 15 группу из п схем 2<-2 1 сравнения,первый элемент ИЛИ 3, элемент 4 задержп триггеров 51 -5п у,,BTopoA 3JIe мент ИЛИ б, элемент И 7, и блоков элементов И 81 - 8 д, вторую 20 9 -9 и и третью 10, -10 и группы из

1Г схем сравнения, ц блоков 11 -11 регистров эталонных значений и п элементов ИЛИ 12 -12,, Устройство работает следующим об- 25 разом.

В исходном состоянии на блоке регистров адресов контрольных точек записаны адреса команд условных переходов (блок 1 содержит И регистров по 30 числу контрольных точек - условных переходов в программе. Ha i-м блоке регистров эталонных значений i.l..i (содержащем два регистра) записаны

4 адреса команд, которые могут следовать после выполнения команды i-го условного перехода. Триггеры 5 -5n обнулены.

Очередной адрес команды, проходя по входу устройства от регистра адреса команд ЦВМ (не показан), поступает

HG входы схем 2 сравнения первой груп:"пы и на входы блоков элементов И 8.

Если очередная команда не является командой условного нерехода, то сравнения в схемах 2 не происходит и бло ки элементов И 8 остаются закрытыми.

Если очередная команда является i-й командой условного перехода, то в схеме 2; нроисходит сравнение. кодов на входах ее и на выходах этой схемы появляется импульс, поступающий через элемент KIH 3 на вход элемента 4 задержки, а акже устанавливающий триггер 5; в единичное состояние..3ысокии .

° .1 l1 потенциал с выхода триггера 5 поступает на вход блока элементов И 8;; открывая его и разрешая прохождение значения кода с входа устройства на первые входы схем 9; и 1О; сравнения.

На вторые входы схем 9; и 10; сравнения поступают значения адресов команд, которые могут следовать после выполнения команды i-го условного перехода. Элемент 4 задержки задерживает импульс на время выполнения двух команд ЦВИ. Если за это время произошло сравнение кодов в схеме 9; или 1О;, то импульс с выхода одной из этих схем сравнения поступает через элемент ИЛИ 12„ на нулевой вход триггера 5„, устанавливая его в исходное состояние. Устройство готово к операции проверки правильности очередного условного перехода в программе. Если за время задержки импульса в элементе 4 не произошло сравнения кодов в схеме 9;, или 1О;, т,е. произошла ошибка при выполнении команды условного перехода, то триггер 5; остается в единичном состоянии и на выходе элемента ИЛИ 6 присутствует высокий потенциал, открывающий элемент И 7, Импульс, задержанный в элементе 4 задержки, проходит через. открытый элемент И 7 на выход устройства и далее на пульт оператора (не показан), сигнализируя об ошибке в программе.

Формула и з о б р е т е н и я

Устройство для контроля хода программ, содержащее блок, регистров адресов контрольных точек, и блоков регистров эталонных значений, где n— количество контрольных точек, эле.— мент задержки, и блоков элементов И, первый и второй элементы ИЛИ и элемент И, причем выход первого элемента ИЛИ соединен с входом элемента задержки, о т л и ч а ю щ е е с я тем, что, с целью расширения контролирующих возможностей, оно дополнительно содержит три группы схем сравнения по и схем сравнения каждая„ группу из и элементов РЛИ и группу из и тригге» ров, причем информационные выходы блока регистров адресов контрольных точек соединены с первыми входами схем сравнения первой группы, адресные входы устройства соединены с вторыми входами схем сравнения первой группы и первой группой входов первого блока элементов И,. выходы равенства схем сравнения первой группы сое1

Составитель А.Сигалов

Редактор Л.Пчолинская Техред Л. Сердюкова: Корректор Н,Ревская

Заказ 401 Тираж 562 Подписное

ВНИИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

35 двнены с соответствующими входами первого элемента ИЛИ и с единичными. входами соответствующих триггеров группы, единичный выход кавдого i-го триггера группы (где i l, п).соединен соответственно с i-м входом вто- рого элемента ИЛИ и второй группой входов i-го блока элементов И, выходы

i-ro блока элементов И соединены с первыми входами второго и третьего блоков схем сравнения, первый и второй выходы i-ro блока регистров эта43409 6 лонных значений соединены с первыми входами соответственно д-х схем сравнения второй и третьей групп, выходы равенства которых соединены соответ5 ственно с первым и вторьи входами х-го элемента ИЛИ группы, выход которого соединен с нулевым входом i-го триггера группы, выходы элемента задерж10 ки и второго элемента ИПИ соединены соответственно с первым и вторым входами элемента И, выход которого является выходом ошибки устройства.