Устройство для управления обменом данными между эвм и абонентами по общей шине

 

Изобретение относится к вычислительной технике и может быть применено для организации связи при групповом управлении манипуляторами и монтажно-сборочным оборудованием в системе реального масштаба времени. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит операционный блок, блок синхронизации, блок связи с каналом ЭВМ, два регистра, дешифратор, нижний формирователь, три элемента И, элемент ИЛИ, элемент НЕ. 1 з.п. ф-лы, 6 ил, 1 табл.

СОЮЗ CQBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК!

2 А1

09) 01) (51) 5 С С6 Р 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flo изОБРетениям и ОткРытиям пРи Гннт сссР (21, ) 4408153/24-24 (22) 1 1 . 04 . 88 (46) 15,02.90. Бюл. Р 6 (72) В.В.Голицын и А,Б.Новаченко (53) 681. 325 (088 ° 8) (56) Авторское свидетельство СССР

У 1247854, кл. С 06 F 1/04, 1985.

Ав торс кое св иде тельс тв о СССР

Р 1401469, кл. G 06 F 13/00, 1986. (54) устРОЙстВО для улРАВЛБния ОБменом дАнньми между эвм и АБОнентАми

ПО ОБЩЕИ ШИНЕ

Изобретение относится к вычислительной технике и может быть применено для организации связи при групповом управлении манипуляторами и монтажно-сборочным оборудованием в системе реального масштаба времени.

Бель изобретения " сокращение аппаратурных затрат.

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема блока связи с каналом ЭВМ; Hà фиг.3 структурная схема операционного бло" ка, на фиг,4 — временная диаграмма канального цикла "Ввод", на фиг.5— временная диаграмма канального цикла

"Вывод"; на фиг.6 - блок-схема алгоритма процедуры обмена информацией между операционным блоком и информационными регистрами блоков сопряжения с объектами управления.

Устройство содержит операционный блок 1, группу входов-выходов 2 для

2 (57) Изобретение относится к вычислительной технике и может быть применено для организации связи при групповом управлении манипуляторами и монтажно-сборочным оборудованием в системе реального масштаба времени. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит операционный блок, блок . синхронизации, блок связи с каналом ЭВМ, два регистра, дешифратор, нижний Формиров а тель, три элемента И, элемент .

ИЛИ, элемент НЕ. 1 з.п. Ф-лы, 6 ил., 1 табл. подключения к общей управляющей шине, блок 3 связи с каналом 4 ЭВМ, блок 5 синхронизации, шину 6 синхронизации и блоки 7 сопряжения с объектами управления, подключенные двунаправлен.-ными связями 8 к каналу 4 ЭВМ.

Блок 5 состоит из элемента И 9, элемента НЕ 10, счетчика 11, одновибратора 12, регистра усилителей 13 и генератора синхроимпульсов 14, Устройство содержит также первый

15. и второй 16 регистры, дешифратор .

17, шинный формирователь 18, элемент

НЕ 19, элемент ИЛИ 20, элементы И

21 — 23 и информационную шину 24.

Блок 3 образуют информационная шина 25, буФерный регистр 26, передающий. регистр 27 данных, регистр 28 адреса, приемный регистр 29 данных, Информационная шина 30, шинный формирователь 31 и дешифратор 32.

1 54 3412

Основу структуры операционного . блока 1 (фнг.3), в качестве которого используется БИС 1И 18 16ВЕ48 „составляет внутренняя двунаправленная шина 33, которая связывает все функциональные модули блока I. В модуле

34 постоянного запоминающего устройства, управляемого через дешифратор

35 от счетчика команд 36 фиксируется текст программы управления работой устройства. В модуле 37 оперативного запоминающего устройства (ОЗУ), управляемого через дешифратор 38 от регистра адреса 39, размещается информация, изменяющаяся в процессе работы устройства. В ОЗУ 37 выполнены зоны регистров общего назначения ЙО, R7 и стека, используемого при обработке прерываний. Остальная часть

ОЗУ 37 используется в качестве буфера информации, передаваемой н принимаемой от объектов управления. Функциональное назначение регистров Ro, R7 следующее: РΠ— указатель адреса регистров 27, 28, 29 блока 3;

Rl — указатель адреса буфера ОЗУ 37;

R2 — счетчик групп пересылаемого сообщения; R3 — число байт в сообщении;

R4 — счетчик числа управляемых объектов; R5 — код младшего байта адреса блока 7; R6 — код млад его 6af òà адреса памяти ЭВ11; R7 - код старшего байта адреса памяти ЭВМ.

Обработка информации осуществляется в арифметико-логическом устрой= стве (ЛГ1У) 40 под управлением модуля дешифратора команд 41 ° В модуле управления 42 используются следующие выводы: ТΠ— в режиме выдачи тактирующего сигнала для тактирования блока 5 синхронизации; запрос прерывания (ЗПР) — для счета пересылаемых групп в режиме прерывания, Хl, Х2 — для подключения резонатора, ЧТ, 3II и

СЛВП вЂ” для управления обменом информацией между блоком l и регистрами

27 — 29 блока 3, СБРОС вЂ” для начального пуска блока 1; Тl, РВП, НАГ, ПРОГ и РВД в работе описываемого устройства не используются. Порт 43 (РО) используется для обмена информацией между блоком I и регистрами .2/ — 29 блока 3 в динамическом режиме„ выводы порта 44 (Pl) используются для управления элементами 15 — 23 (четыре линии в режиме вывода и две линии в режиме ввода), выводы порта 45 (Р2) используют для управления блоком 5 (две линии в режиме вывода) .

Устройство работает следующим образом.

Пересылаемая через блоки 7 последовательными кодом информация разделена на группы, Обмен через канал 4

ЭВР с передающими и приемными регистрами памяти блоков 7 возможен только в паузах между сеансами пересылки последовательного кода (сеансами связи). В течение сеанса связи устройство через канал 4 ЭВМ. производит обмен содержимого буфера ОЗУ 37 и выделенной области памяти ЭВМ, а именно переносит подготовленную ЭВУ информацию в буфер ОЗУ 37 и пересылает из буфера ОЗУ 37 в память ЭВМ информацию, полученную от объектов управления., Во время паузы устройство через канал

4 ЭВМ производит обмен содержимого буфера ОЗУ 37 с регистрами памяти блоков 7, а именно пересылает полу25 ченную от ЭВМ информацию из буфера

ОЗУ 37 в передающие регистры блоков

7 и информацию из приемных регистров блоков 7 в буфер ОЗУ 37. Время„затрачиваемое на обмен информацией между буфером ОЗУ 37 и регистрами блоков

?, определяет длительность паузы между сеансами связи. Описанная органиэация функционирования обеспечивает

ЭВИ возможность пользоваться информацией для обмена с объектами управления, обращаясь непосредственно к памяти ЭВР, При подготовке к сеансу связи блок

1 загружает в регистр R2 код количества групп в посылке, устанавливает и следующей командой снимает сигнал на втором выходе порта 45 (Р2). Этот сигнал через шину 6 устанавливает в исходное состояние схемы контроля в блоках 7, После этого блок 1 устанавливает на первом выходе порта 45 (Р2) уровень "О", переводя генератор 14н синхроимпульсов и счетчик 11 в режим деления частоты, поступающей через элемент И 9 с выхода ТО блока 1. Син-. хроимпульсы с выхода генератора синхроимпульсов 14 через шину 6 и регистр усилителей 13 поступают на сдвиговые регистры (на фиг,1-3 не показаны) блоков 7 и объектов управления, осуществляя преобразование информации из параллельного кода в последовательный в передающих регистрах и последовательного кода в параллельный в прием-.

1543412 ных регис трах, Прп этом сче тчик- 1 1 осуществляет счет битов в группе передаваемого сообщения. По завершении пересылки группы на выходе счетчика

11 устанавливается сигнал "1", который блокирует прохождение тактовой частоты через элемент И 9, выставляет требование прерывания на входе

ЗПР блока 1 и возбуждает одновибратор 10

12. Импульс с выхода одновибратора 12 через шину 6 поступает íà схемы контроля блоков 7, которые блокируют фиксацию принятой информации при обнаружении сбоев в принятой группе, По 15 сигналу требования прерывания блок 1 производит обратный счет содержимого регистра R2 и, если результат не равен нулю, выставляет и следующей командой снимает уровень "1" на первом 20 выходе порта 45 (Р2), инициализируя пересылку очередной группы. Если содержимое регистра R2 становится равным нулю, блок 1 выставляет на первом выходе порта 45 (Р2) уровень "1" и 25 приступает к формированию паузы.

Обращение к регистрам блоков 7 и ячейкам памяти ЭВМ через канал 4 ЭВМ, интерфейс которого реализован согласно ТО 3.852.382 на центрального про- 30 цессора Г12, осуществляется в режиме прямого доступа к памяти. При подготовке к канальному циклу ВЬ1ВОД в регистре 28 должен быть зафиксирован адрес ячейки ЭВГ1, а в регистре 27 данные, подлежащие передаче ° При подготовке к канальному циклу ВВОД в регистре 28 должен быть зафиксирован адрес ячейки ЭВМ, а после завершения цикла ВВОД в канале 4 прочитаны дан- 4р ные, зафиксированные в регистре 29.

Запись в регистры 27 и 28 осуще. ствляется в следующем порядке.

Блок 1 загружает в аккумулятор

АЛУ 40 код, подлежащий передаче, а в 4r„ регистр RO - адрес соответствующего регистра 27 или 28 1,поскольку органиэация блока 1 однобайтная, а канала

4 — двухбайтная, загрузка в регистр

28 производится за два обращения по яп двум стробирующим входам). После этого блок 1 выполняет машинный цикл обращения к внешней памяти данных, и адресной части цикла на шину 24 через порт PO передается код содержимого у регистра R0 и по фронту сигнала с выхода САВП этот код фиксируется в буферном регистре 26, после чего на шину 24 передается код содержимого аккумулятора, сопровождаемый стробирующим сигналом на выходе ЗП, который пройдя на соответствующий выход дешифратора 32 фиксирует информацию в выбранном регистре. При чтении данных иэ регис тра 29 блок 1 также выполняет машинный цикл обращения к внешней памяти данных, при этом подготовки информации в аккумуляторе и регистре RÎ не требуется, так как обращение производится к одному регистру

29. В информационной части машинного цикла вырабатываемый на выходе ЧТ ! стробирующий сигнал переключает в активное состояние выходы регистра 29 и зафиксирЬванная в нем информация через шины 25 и 24 пересылается в аккумулятор АЛУ 40.

Временная диаграмма (фиг.4) канального цикла ВВОД, формируемого элементами 15-23, поясняется таблицей состояний дешифратора 17. Минимальное время переключения схемы иэ одного состояния в другое определяется периодом тактовой частоты ТО, чем обеспечиваются необходимые временные задержки при формировании диаграмм канальных циклов, На диаграмме приведены канальные сигналы: П٠— требование прямого доступа (шестой выход регистра 16); ППД вЂ” предоставление прямого доступа (цепь ППД общей шины управления канала 4); П — подтверждение выбора (восьмой выход регистра

16) ДА — состояние информационной шины данных адресов (первая группа информационных входов-выходов блока

3); СИА — синхроимпульс активного устройства (первый выход шинного формирователя 18) ВВОД вЂ” строб ввода (седьмой выход регистра 16); СИП— синхроимпульс пассивного устройства (цепь синхросигнала общей шины управления канала 4); БАЙТ вЂ” выполнение байтовой операции (выход элемента И

21); BY — обращение в поле адресов внешних устройств (выход элемента И

22); ТΠ— тактовая частота на выходе

ТО блока 1; TH — сигнал требования цикла на выходе порта Pl блока 1.

До момента Тl подачи на седьмой вход регистра 15 сигнала "0" состояние выходов регистров 15 и 16 и дешифратора 17 под воздействием тактирующей частоты ТО определяется первой строкой таблицы. При этом на вхо-.

1543412!

1 л дух блока 3 присутствуют сигналы удерживающие выходы регистров 27

29 и шинного формирователя 31 в состоянии высокого импеданса, что не нарушает работы информационный шины канала 4 и шины 25, на выходах шинного формирователя 18 установлены уровни сигналов "1", также не препятствующие функционированию канала 4. 10

Поступление сигнала TU на седьмой вход регистра 15 приводит к переключению схемы в состояние., определяемое второй строкой таблицы. Если в ка- .нальном цикле производится обращение к информационным регистрам блоков 7 (адресное поле внешних устройств), на выходе обращения порта Рl блока 1 также устанавливается сигнал "0 . На выходе шинного формирователя 18 уста- 20 навливается активный сигнал ТПД (Т2), ЭВМ, получив этот сигнал, завершает текущий цикл капала 4 (ТЗ) и вырабатывает сигнал ППД (Т4) . Поступив на второй вход регистра 15, сигнал ППД изменяет состояние выходов схемы в соответствии с третьей строкой таблицы. При этом (T5) в канал 4 поступают активные сигналы ПВ с восьмого выхода регистра 16 и BY с выхода элемента И

22 при обращении к регистрам блоков

7, а в блок 3 но первому и второму разрешающим входам .поступают сигналы, переключающие выходы регистра 28 и формирователя,31 в активное состоя- 35 ние (при этом формирователь 31 настроен на передачу информации из канала Л в канал В) . На информационных шинах (ДА) канала 4 устанавливается подготовленный блоком 1 адрес недо- 40 мого устройства.

Через один период тактовой частоты схема переходит в состояние, определяемое четвертой строкой таблицы, 45 при этом в канале 4 снимается сигнал

ТПД (Т6) и устанавливаетс.я сигнал

СИА, фиксирующий адрес в ведомом устройстве. В следующем периоде тактовой частоты схема переходит в состоя- 50 ние (пятая строка таблицы), в котором в канал 4 поступает сигнал ВВОД (Т7), регистр 28 блока 3 переключается в пассивное состояние, а формирователь

31 настраивается на передачу информации из канала В в канал А. Затем сигнал на первом выходе регис.тра 16 переводит схему в состояние, определяе1 мое пестой строкой таблицы. (ожидание сигнала СИП на третьем входе регистра 15) .

В это время ведомое устройство вы- ставляет на информационной шине (ДА) канала 4 данные для обмена с предлагаемым устройством и сопровождает их канальным сигналом СИП (Т8), при этом на выходе элемента И 23 вырабатывает-. ся сигнал, фиксирующий эти данные в регистре 29. Очередной период тактовой частоты переключает схему в состояние, определяемое седьмой строкой таблицы, то есть снимает канальные сигналы ВВОД, СИА, ПВ, предоставляя канал 4 процессору 3BN. При этом на втором выходе регистра,16 устанавливается сигнал "0", который поступает на второй. вход логического условия порта Pl блока 1, на первом входе логического условия которого также присутствует сигнал "0"1 (восьмая строка таблицы) . Опрашивая эти входы, блок 1 определяет завершение цикла обращения к каналу 4 и снимает сигнал ТЦ, переводя схему в состояние, соответствующее пе рвой строке таблицы. Во время выполнения цикла ВВОД сигнал БАЙТ не вырабатывается, так как на первом входе элемента И 21 постоянно присут. ствует запрещающий сигнал "1".

Временная диаграмма цикла ВЫВОД в канале 4 привецена на фиг.5. Порядок формирования канальных сигналов следующий. Поступление сигналов "0" на шестой (требование вывода) и седьмой входы регистра 15 вызывает изменение состояний выходов схемы в соответствии с первой — четвертой строками таблицы аналогично циклу ВВОД. Следующий период тактовой частоты переводит схему в состояние, определяемое девятой строкой таблицы, при этом выходы регистра 28 переключаются в пассивное состояние (формирователь 31 настроен на передачу информации из канала А в канал В) ° Очередной период тактовой частоты переключает выходы схемы в состояние, определяемое десятой строкой таблицы, причем в первой половине периода выходы регистра 27 переключаются в активное состояние. В результате этого на информационных шинах канала 4 устанавливаются данные, передаваемые в ведомое устройство, а во второй половине периоца на выходе шинного формирователя 18 — активный

15434 i 2

1О сигнал ВЫВОД. Сигнал "1" на четвер-!! !! том входе и О на пятом входе регистра 1 5 переводит схему в следующем периоде тактовой частоты в состояние ожидания сигнала СИП (одинн адца тая

5 строка таблиць!) . Ведомый блок принимает данные с информационных шин (ДА) канала 4 и вырабатывает сигнал СИП, который поступает на третий вход регистра 15. В очередном периоде тактовой частоты происходит изменение состояний выходов схемы в соответствии с двенадцатой строкой таблицы, т.е. в канале 4 снимаются сигналы ВЬЗОД, СИА, ПВ, предоставляя канал процессору ЭВМ, а на первом выходе регистра

15 устанавливается сигнал "О", переводя схему в состояние, определяемое восьмой строкой таблицы. Кроме того, в цикле ВЬ1ВОД на первом входе элемента И 21 присутствует сигнал "О"! разрешающий прохождение сигналов с первого и второго выходов дешифратора 17 на его выход, В результате этого на 25 седьмом выходе шинного формирователя

18 формируется сигнал БАЙТ.

Совместное функционирование узлов устройства координируется блоком 1 под управлением программы, зафиксирован- 3р ной в ПЗУ 34 в следующем порядке. При включении напряжения питания в цепи общего сброса ЭВМ формируется импульсный сигнал, поступающий. на входы сброса блока 1 и регистра 16, в результате чего на выходах регистра 16 и портов РО, Р1, Р2 блока 1 устанавливаются уровни 1, при этом выходы шинных формирователей 18 и 31 переводятся в высокоимпедансное состояние 40 и не могут нарушить функционирование канала 4 под управлением ЭВМ. В исходное состояние переводятся также счетчик 11 и генератор синхроимпульсов 14, т.е. связь с объектами управ- 45 ления выключена.

В процессе подготовки к работе блок 1 производит очистку резидентного ОЗУ 37, выполняет команды переключения вывода ТО на вьдачу тактовой частоты, в результате чего элементы

15-23 устанавливаются в состояние, согласно первой строки таблицы и команду переключения разрешающего выхо55 да порта Pl в состояние логического нуля, включая шинный формирователь

18, однако; как показано при описании канальных циклов, выходы шинного формирователя 18 пока не влияют на функционирование канала 4.

В дальнейшем блок 1 осуществляет бесконечно повторяющуюся последовательность процедур: проверка готов" ности ЭВМ, обмен информацией между буфером ОЗУ 37.и регистрами блоков 7, запуск сеанса связи с объектом управления, обмен информацией между буфером ОЗУ 37 и выделенной областью памяти ЭВМ, проверка окончания сеанса связи.

При выполнении процедуры проверки готовности ЭВМ блок 1 помещает в регистр 28 адрес выделенной ячейки памяти ЭВМ, инициализирует через элементы 15-23 канальный цикл ВВОД и сравнивает принятую в регистр 29 информацию с оговоренным кодом готовности (ЭВМ выставляет код готовности после выполнения подготовительных процедур и включения на режим обслуживания объектов управления), При несовпадении кодов операция повторяется, а при совпадении блок 1 выполняет следующую процедуру.

Выполнение процедуры обмена информацией между буфером ОЗУ 37 и регистрами блоков 7 поясняется блок-схемой алгоритма на фиг.6. Блок 1 помещает в регистр Rl адрес начала буфера ОЗУ

37, в резистр R4 — число обслуживаемых объектов управления (число подключенных к каналу 4 блоков 7), в регистр R5 — младший байт адреса первого информационного регистра в первом из блоков 7, после чего в операпии, помеченной меткой "Мl:",блок 1 помещает в регистр R3 число байт в сообщении для одного блока 7. В операции, помеченной меткой "М2:" производится загрузка регистра 28 содержимым регистра Ю (подразумевается, что адреса всех блоков 7 размещены в одной странице поля памяти ЭВМ), инициализация канального цикла ВВОД с одновременной выработкой сигнала на выходе обращения порта Pl (обращение в зону внешних устройств), пересылка прин я той инфо рма ции из ре г ис тра 29 в буфер ОЗУ 37 по указателю в регистре

Rl и смещение указателя- в регистре Rl вдоль буфера ОЗУ 37. Затем осуществляется пересылка информации из буфера ОЗУ 37 по указателю в регистре И в регистр 27, инициализация канального цикла ВУВОД в зоне внешних устройств, смещение указателя в регист1543412!

2 ре Rl вдоль буфера ОЗУ 37, модификация адреса в регистре В5 для обращения к очередным регистрам блока 7 и счет числа байт в регистре R3. Пока не завершена пересылка всей информапии иэ очередного блока 7 повторяются операции, помеченные меткой "M2:", после чего производится модификация адреса в регистре R5 на адрес первого регистра в очередном блоке 7 и счет числа обслуженных блоков 7 в регистре R4, Пока не обслужены все блоки 7, повторяются операпии начиная с метки "М1:™„

Выполнение процедуры запуска сеан-. са связи с объектами управления приведено при описании функционирования блока 5 синхронизации.

Процедура обмена жформацней межру буфером ОЗУ 37 и выделенной областью памяти ЭИ1 по структуре аналогична описанной для фиг.б.

Процедура проверки окончания сеанса связи заключается в ожидании обну- 25 .пения программой прерываний содержимого регистра R2, после чего блок приступает к повторению описанных процедур.

Формула изобретения

1. Устройство для управления обменом данными между ЭВМ и абонентами

fIo общей шине, содержащее блок связи с каналом 3BN, два регистра, дешифратор, блок синхронизации„ первый элемент И, причем первая группа информационных входов-выходов блока связи с каналом ЭВМ образует группу входов- 4р

Выходов устройства для подключения к общей информационной шине, первый и

Второй синхровыходы блока синхронизации являются выходами устройства для подключения к первым и вторым синхро- 45

:входам абонентов, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены операционный блок, шинный формиров атель, два элемента И,, элемент EIH, 5p элемент НЕ, причем первый синхровыход операционного блока является выходом устройства для подключения к третьим синхровходам абонентов, первый выход шинного формирователя, соединенный с первым информационным входом первого регистра, второй, третий четвертый, пятый, шестой и седьмой

:выходы шинного формирователя образуют группу выходов устройства для подключения к общей управляющей шине, второй информационный вход и третий информационный вход первого регистра, соединенный с первым входом первого элемента И, являются входами устройства для подключения соответственно к цепям предоставления прямого доступа и синхронизации общей шины, при этом тактовый выход операционного блока соединен с входом запуска блока синхронизации, с синхровходом первого регистра и с входом элемента HE выход которого соединен с синхровходом второго регистра, первый, второй выходы которого соединены соответственно с четвертым, пятым информационными входами первого регистра и с первым, вторым входами логического условия операционного блока, выходы требования вывода и требования цикла которого соединены соответственно с шестым и седьмым информационными входами первого регистра, восьмой информационный вход которого соединен с первым разрешающим входом блока связи с каналом ЭВМ, с третьим выходом второго регистра и с первым входом второго элемента И, второй вход которога соединен с выходом обращения опе ра ционно го блок а, раз решающий выход к о то рого соединен с ра эре шающим входом шинного формирователя, первый, второй и третий информационные входы которого соединены соответственно с четвертым, пятым и шестым выходами второго регистра, седьмой выход которого соединен с входом направления обмена блока связи с каналом ЭВМ, с четвертым информационным входом шинного формирователя и вторым входом первого элемента И, выход которого соединен с синхровходом блока связи с каналом ЭБМ, второй разрешающий вход которого соединен с восьмым выходом второго регистра и с пятым информационным входом шннноro формирователя, шестой и седьмой информадионные входы которого соединены соответственно с выходами второго и третьего элементов И, первый, второй„ третий, четвертый, пятый, шестой и седьмой выходы первого регистра соединены соответственно с первым, вторым,тречъим, четвертым, пятым, шестым и

I седьмым информационными входами дешифратора, восьмой информационный вход которого соединен с восьмым выходом

1543412

Т4 формационных входов-выходов блока, группа информационных входов буферного регистра соединена с группами информационных входов регистра адреса и передающего регистра данных, с группой информационных выходов приемного регистра данных и образует вторую группу информационных входов-вы ходов блока, вход выбора направления шинного формирователя является входом направления обмена блока, разрешающие входы регистра адреса, шинного формирователя, передающего регистра данных и буферного регистра являются соответственно первым, вторым, третьим и четве )тым разрешающими входами .блока, синхровход приемного регистра данных является синхровходом блока, синхровход дешифратора и разрешающий вход приемного регистра данных являются соответственно входами записи и чтения блока, при этом в блоке связи с каналом ЭВМ информационные выходы буферного регистра соединены с информационными входами дешифратора, первый, второй и третий выходы которого соединены соответственно с синхровходом передающего регистра данных, с первым и вторым синхровходами регистра адреса, группа информационных выходов которого соединена с группой информационных входов приемного регистра данных, с группой информационных выходов передающего регистра данных и с второй группой информационных входов-выходов шинного формирователя.

Строка

1 2 3 4 7 5

8 6

Х

2. 1

3 1

4 l

5 1

6 О

7 О

8 О

10 О

li l

l 2 1

Х Х

1

О l

О О

) 0 ! О

Х

О О

1 О

) О

1 . О

Х

1 !

I !

0

1

О

Х I х о

Х О

Х 0

l О

I 0

1 О

Х 0

О О

О О

О 0

О 0

X Х

0 I

0 1

Х I

Х I

Х 0

Х Х

Х

Х )

Х 1

Х О

I ! 1

1 1

О 1

О

О О

О 0

1 О

1 О

О О

1 . I.

) I

О

0 О

1 0

) 0

1 I

1 1

О

1 О

1 О

1 I

) 1

1 1 )

1 0

I 1 0

О 1 О

0 I О

l ! 1 1

1 1 О

l О О

1 О О

1 1 I

0

О

)

1

I !

)

П р и м е ч а н и е. ) — сигнал, соответствующий щий уровню "Ои! Х вЂ” уровень первого регистра и с первым входом третьего элемента И, второй вход которого соединен с выходом элемента

ИЛИ, первый, второй входы которого соединены с первым, вторым выходами дешифратора и с первым, вторым информационными входами второго регистра, третий, четвертьВ), пятый, шестой и седьмой информационные входы которого соединены соответственно с третьим, четвертым, пятым, шестым и седьмым выходами дешиЪратора, восьмой выход которого соединен с восьмым информационным входом второго регистра и с третьим разрешающим входом блока связи с каналом ЭВМ, входы записи, чтения, четвертый разрешающий вход и вторая группа информационных входоввыходов которого соединены соответст- д) венно с вторым синхровыходом, с выходом чтения, с выходом записи и с группой информационных входов-выходов операционного блока, третий синхровыход и разрешающий вход которого соединены соответственно с установочным входом и разрешающим выходом блока синхронизации.

2, Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок связи 30 с каналом ЭВМ содержит буферный регистр, дешифратор, регистр адреса, шинный формирователь, передающий регис тр данных, приемный регис тр данных, причем первая группа информационных входов-выходов шинного формирователя образует первую группу инНомер входа и наименование сигнала дещифратора 17

2 3 4 8 5 6 7

А СНА ВВ ТП ППД СНП

Номер выхода и наименование сигнала дещифратора 17

A СНА ВВ BB ПВ ТПД уровню 1", Π— сигнал > соответс твуюсигнала не имеет значения.

15434 )2 543412

)543412

1543412

Составитель С.Пестмал

Редактор Л,Пчолинская Техред Л.Сердюкоав Корректор Н.Король

Заказ 401 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101