Устройство для обработки нечеткой информации

 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки нечеткой информации. Целью изобретения является расширение функциональных возможностей. Устройство содержит блок 1 операционных регистров, блок 2 памяти эталонных термов, арифметическо-логические блоки 3, 11, регистр 4 признаков, сдвиговый регистр 5, шинный формирователь 6, группы элементов И 7, 9, коммутатор 8, элемент И 10, регистр 12 адреса, блок 13 памяти микрокоманд, регистр 14 микрокоманд. Поставленная цель достигается за счет возможности обработки элементов термов, описывающих нечеткую информацию. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1545214

А1 (51)5 С 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4418476/24-24 (22) 04.05.88 (46) 23.02.90. Бюл. У 7 (72) В.Д. Баронец и С.А. Демидов (53) 681 .32(088.8) (56) Авторское свидетельство СССР

N - 1305658, кл. 0 06 F 7100, 1987.

Авторское свидетельство СССР

1451671, кл. 0 06 F 7/00, 1987. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ НЕЧЕТКОЙ ИНФОР1 1АЦИИ (57.) Изобретение относится к вычислительной технике и может быть использовано в . системах обработки

2 нечеткой информации. 11елью изобретения является рас1яирение фнукциоо нальных возможностей. Устройство содержит блок 1 операционных регистров, блок 2 памяти эталонных термов, арифметическо-логические блоки 3, !1, регистр 4 признаков, сдвиговый регистр

5, шинный формирователь 6, группы элементов И 7, 9, коммутатор 8, элемент

И 10, регистр 12 адреса, блок 13 памяти микрокоманд, регистр 14 микрокаманд, Поставленная цель достигается за счет воэможности обработки элементов термов, описываюпiих нечеткую HH формацию. 1 ил.

1545214

Изобретение относится к вычислительной технике и предназначено для использования в системах обработки нечеткой информации а также в ин1

5 формационно-советующих системах оперативного управления производственными процессами и транспортными системами.

Целью изобретения является расширение функциональных возможностей за счет возможного выполнения нечетких операций над элементами термов, опи-. сывающих нечеткую переменную.

На чертеже представлена. функциональная схема устройства.

Устройство содержит блок l операционных регистров, блок 2 памяти эталонных термов, арифметико-логический блок 3, регистр 4 признаков, сдвиговый регистр 5, шинный Формирователь

6, группу элементов И 7, коммутатор

8, группу элементов И 9, элемент И 10, арифметико-логический блок 1), регистр 12 адреса, блок 13 памяти мик- 25 рокоманд, регистр 14 микрокоманд.

Блок 1 регистров вьптолнен с использованием микросхем типа К) 802ИР) .

Блок 2 содержит элементы функций принадлежности, описывающих эталонные снтуации. Синхровходы блоков соединены. с тактовыми входами устройства (Be показаны).

Устройство работает следующим образом.

Над нечеткими ь)ножествами выпол-.. няются следующие операции: инверсия, конъюнкция, дизъюнкция, ограниченное произведение, ограниченная сумма, импликация 1, импликация 2, импликация 4>

3, импликация 4, эквивалентность 1, эквивалентность 2, эквивалентность 3, эквивалентность 4, разность„ симметрическая разность, огра.ниченная разность, произведение, сумма по модулю, 45 умножение на скаляр, вьптуклая комбинат)ия, деление на скаляр, увеличение нечеткости, расплывчатое равенство.

Операции над нечеткими множествами проведены в известных устройствах.

На основе операций можно образовывать сложные формулы, приближенные к логическому выводу в естественном языке.

Устройство работает под микропро55 граммным управлением. Рассотрим функциональное назначение полей микрокоманды. Поля X) и Х2, определяют номер регистров блока I, к которым происходит обращение в микрокоманде. Оба поля четырехразрядные. Двухразрядные полы Х3-Х6 определяют типа операции — чтение или запись по каналам

А и B блока 1.

Одноразрядные поля Х7 и Х8 управляют переводом двунаправленных выводов блока 1 в состояние высокого выходного сопротивления.

Активный уровень сигналов полей

Х2-Х8 низкий.

Двухразрядное поле Х9 определяет наличие и тип сдвига в сдвиговом регистре 5. Одноразрядное поле X)0 определяет вид операции, выполняемой . блоком 3, либо логической, либо арифметической.

Одноразрядное поле Xll определяет значение входного переноса блока 3.

Четырехразрядное поле Х12 определяет выбор функции, выполняемой блоком 3.

Одноразрядное поле X)3 переводит выходы шинного формирователя 6 в сос" тояние высокого выходного сопротивления, Одноразрядное поле Х14 разрешает выдачу информации на выходную шину.

Двухразрядное поле Х15 управляет выборкой одного из условий, поступающих на вход коммутатора 8. Одноразрядное поле Х16 переводит выход шинного формирователя в состояние высокого выходного сопротивления. Шестиразрядное поле Х17 определяет величину смещения необходимого для выбора адреса следующей микрокоманды. Одноразрядное поле Х18 переводит выходы регистра

12 в состояние высокого выходного со- противления в момент начальной загрузки адреса первой микрокоманды подпрограммы выполнения одной из операций. Одноразрядное поле Х19 переводит выходы блот а 2 в состояние .высокого .выходного сопротивления.

Одиннадцатиразрядное поле Х20 микрокоманды задает адрес элемента терма эталонной ситуации.

Рассмотрим алгоритмы некоторых операций устройства..

1, Алгоритм выполнения операции инверсия: записывают число элементов терма минус 1 в первый операционньгй регистр (ОР)) блока 1; значение элемента терма в ОР2; считывают из ОР2 элемент терма и вьптолняют в блоке 3 операцию

А, записывают результат в сдвиговый регистр; считывают из ОР1 оператщ и

154521

5 выполняют операцию A-1 в блоке 3; значение признака К записывают в регистр 4 признаков; вьдают информацию на выходную шину и по значению признака переходят либо к значению элемента терма в ОР2, либо в конец.

2. Алгоритм выполнения операции конъюнкция: записывают в ОР1 значение числа элементов минус 1 ; в ОР2 значе-.. ние элемента первого терма; в ОРЗ значение элемента второго терма; считывают из ОР2 и ОРЗ значения элементов и выполняют в блоке 3 операцию вычитания, значение признака за писывают в регистр 4 признаков;,по . значению признака переноса выдают на выходную шину значения либо второго, либо третьего операционных регистров блока l; считывают из OPI операнд и 20 выполняют операцию А-1; записывают признак К в регистр 4 признаков, по значению признака переходят либо к записи в ОР2 значения первого терма, либо в конец. 25

Для определения конца просмотра всего терма и в один из операционных регистров заносится число элементов терма минус 1. Схема блока 3 рассчитана на работу с отрицательной логикой и признак К устанавливается, когда все выходы установлены в единицу.

Информация на выход устройства может подаваться с выхода шинного формирователя б, как в случае выполнения

35 операции инверсия, тогда первая группа двунаправленных выводов блока 1 переводится в третье, состояние подачей логической единицы на соответствующий управляющий вход блока 1 . З 40 другом случае, как при выполнении операции конъюнкции, с первой группы двунаправленных выходов блока 1, тогда на управляющий:вход шинного формирователя подается уровень логичес- 45 кой единицы, на соответствующие управляющие входы блока 1 — уровни логи.— ческого нуля.

3. Алгоритм выпрлнения операции. импликация 1: заносят в ОР1 значение числа элементов минус 1; записывают в ОР2 значение элемента первого терма; в ОРЗ значение элемента второго терма; считывают из блока 1

ОРЗ и выполняют в блоке 3 операцию

А (передача), результат заносят в сдвиговый регистр 5; переписывают значение сдвигового регистра в ОР4, считывают из блока 1.значения ОР4 и

4 6

ОР2 и выполняют в блоке 3 операцию L вычитания, записывают значение признака переноса в регистр 4 признаков по значению признака .считывают из блока 1 и выдают на выходную шину устройства либо ОР2, либо ОРЗ; считывают из блока 1 0PI и выполняют в блоке 3 операцию А-1 — вычитание единицы, записывают значение К в регистр признаков; по значению К пе реходят к записи в ОР2 значения элемента первого терма либо конец.

Число шагов алгоритма может быть сокращено за счет того, что элементы термов могут быть записаны в операционные регистры в одном такте. Первый элемент первого терма с входа устройства, а второй из блока 2. Кроме того, почти в каждом алгоритме используется нулевой операнд и операнд, все разряды которого установлены,в единицы. Они задают границы, в которых лежат значения функции принадлежности (термов)(0,1). Они заносятся в операционные регистры в начальный момент работы устройства и затем нет необходимости формировать их в каждой операции.

4. Алгоритм выполнения операции умножения.

Рассмотрим реализацию алгоритма для одного элемента двух термов.

Заносят нулевой операнд в ОР4; число разрядов элемента минус 1 в ОР1; в ОР2 значение элемента первого терма (множимое); в ОРЗ значение элемента второго терма (множитель)1 считывают из ОР2 множитель и записывают значение нулевого разряда АО в регистр

4 признаков; если значение разряда равно нулю, то считывают из ОР2 элемент и выполняют в блоке 3 операцию передачи А, записывают в сдвиговый регистр, если значение разряда не равно нулю, то считывают из блока 1

ОР2 и ОР4 и выполняют в блоке 3 операцию сложения, результат записывают . в сдвиговый регистр, считывают из блока 1 ОР2 и 0Р4 и выполняют в блоке 3 операцию сложения; результат за" писывают в сдвиговый регистр; BbUIQJI няют операцию левый сдвиг на сдвиговом регистре и результат записывают в OP4I считывают из ОР2 элемент и. выполняют в блоке 3 операцию передачи А записывают в сдвиговый регистр

) выполняют операцию левый сдвиг и записывают результат в 0P4, считывают из

1545214

ОР3 множитель и выполняют операцию в блоке 3 передачи А, записывают . в сдви; говый регистр.

Выполняют на сдвиговом регистре левый сдвиг и результат записывают 5 в ОРЗ, считывают из OPI значение и выполняют на АЛУ 3 операцию А-1, за- писывают значение признака. К в регис.тр

4 признаков по значению признака либо переходят к считыванию из ОР2 множителя и записывают значение нулевого разряда ОА в регистр 4 признаков, ли- . бо в конец.

Правый сдвиг в сдвиговом регистре

Используется для выполнения операции

Деления.

Рассмотрим выполнение операции эквивалентность 1 .

В алгоритме учтено, что в каждой операции может быть еще выполнена конъюнкция по результатам операций над парой элементов термов, что необходимо для решения прикладных задач.

5. Алгоритм выполнения операции 25 эквивалентность 1. и

Работа алгоритма рассматривается укрупненно, поскольку ранее отдельные функциональные части его подроб- 3О но расписаны в алгоритмах инверсии, Конъюнкции, умножении.

1 . Записывают в ОР5 блока максимальное значение функции принадлежности.

2 . Записывают в ОР6 значение числа элементов в терме минус

3.:Записывают в ОР1 и ОР2 значение элементов первого и второго термов с входа устройства и из блока 2 соответственно.

4. Считывают иэ блока 1 ОР1, выполняют в. блоке 3 операцию инверсии (А) и результат через сдвиговый регистр 5 записать в ОРЗ. . 45

5. Считывают из блока 1 ОР2 и

ОРЗ и выполняют .операцик вычитания в блоке 3. По значению признака либо записывают в ОРЗ значение ОР2, либо в конец, Таким образом, в ОРЗ окажется максимальное значение из сравниваемых.

6. Аналогично п.4 записывают в ОР4 инвертированное значение ОР2.

7. Аналогично п.5 после выполнения

55 операции вычитания OPl и ОР4 по знаI чению признака переноса либо записывают в ОР4 значение ОР1, либо в конец. Таким образом, в ОР4 окажется максимальное значение из сравниваемых .

8. Аналогично предыдущему пункту после вычитания на АЛУ 3 и ОР4 либо записать в ОРЗ значение ОР4, либо в конец. После выполнения этих операций в ОРЗ окажется результат выполнения операции эквивалентность 1 над двумя элементами двух термов.

9. Сравнивают значение ОРЗ и ОР5 и минимальное (после соответствующего выполнения операции вычитания над этими операндами по значению признака переноса записывают в ОР5.

1О. Уменьшают на,.единицу значение

ОР6 и по значению признака К либо переходят к п.3, либо выдают из ОР5 минимальное значение операции на выходную шипу устройства. о

Алгоритмы всех остальных операций состоят из тех же операторов, что и рассмотренные алгоритмы.

Формула изобретения

Устройство для обработки нечеткой информации, содержащее арифметикологический блок, первую группу элементов И, блок памяти команд, регистр адреса, регистр микрокоманд, коммутатор, шинный формирователь, /

; элемент И, блок операционных регистРов причем группа выходов шинного формирователя соединена с первыми входами элементов И первой группы, группа выходов которых подключена к выходу устройства, выход регистра адреса подключен к входу блока памяти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, первая группа выходов которого соединена с группой управляющих входов коммутатора, вторая группа выходов регистра микрокоманд соединена с группой управляющих выходов блока операционных регистров, первый выход регистра микрокоманд соединен с первым входом элемента И, второй выход регистра микрокоманд подключен к вторым входам элементов И первой группы, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей за счет возможности выполнения нечетных опе-, раций над элементами термов, описывающих нечеткую переменную, в него введены блок памяти эталонных термов, регистр признаков, сдвиговый регистр

15452! 4

Составитель И. Силин

Техред М.Ходанич

Редактор Г. Гербер

Корректор Л.Патай

Заказ 491 Тираж 559 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101. вторая группа элементов И, второй арифметико-логический блок, причем информационный вход устройства соединен через шину с первым двунаправ 5 ленным выходом блока операционных регистров, первым информационным входом первого дрифметика-логического блока, первыми входами. элементов

И первой .группы, а второй двунап-. 10 равленный выход блока операционных регистров соединен с выходом блока . памяти эталонных термов и вторым информационным входом первого арифметико-логического блока, выход ко- 15 торого подключен к информационному входу сдвигового регистра, выход которого соединен с информационным входом шинного формирователя, выходы признаков и нулевой разряд информа- gp ционного входа первого арифметикологического блока- соединены с информационным входом регистра признаков, k-й разряд выхода которого подключен к k-му информационному входу коммутатора (k"=1q m, гдеш — количество признаков), выход которого соединен с первыми входами элементов И второй группы.и вторым входом элемента И, выход которого соединен с управ-30 ляющим входом второго арифметика"логического блока, выходы элементов И второй группы соединены со старшими . разрядами первого информационного входа второго арифметико-логического блока, причем нулевой разряд первого информационного входа второго арифметико-логического блока соединен с третьим выходом регистра микрокоманд, выход второго арифметико-логического блока соединен с информационным входом регистра адреса, выход которого соединен с вторым информационным входом второго арифметико-логического блока и входом начальной загрузки адреса устройства, третья группа выходов регйстра микрокоманд соединена с группой адресных входов блока памяти эталонных термов, а четвертый выход регистра микрокоманд соединен с управляющим входом блока памяти эталонных термов, четвертая группа выходов ре- гистра микрокоманд соединена с группой управляющих входов первого арифметико-логического блока, пятая группа выходов регистра микрокоманд соединена с вторыми входами элементов И второй группы, пятый выход регистра микрокоманд соединен с управляющим входом регистра адреса, шестая группа выходов регистра микрокоманд соединена с группой управляющих входов сдвигового регистра, а шестой выход регистра микрокоманд соединен с управляющим входом шинного формирователя.