Устройство для контроля кмоп-логических схем

 

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля КМОП-логических схем. Цель - расширение функциональных возможностей за счет возможности контроля контактирования, повышение быстродействия за счет совмещения во времени контролей функционального и контактирования, а также повышение достоверности контроля за счет различения характера неисправности. Она достигается введением в устройство N логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8<SB POS="POST">1</SB>,...,8<SB POS="POST">N</SB> и запоминающего устройства 6. Устройство содержит также N резисторов 7<SB POS="POST">1</SB>,...,7<SB POS="POST">N</SB>, двоичный счетчик 1, генератор 4, блок 3 индикации, блок 2 сравнения двоичных кодов. В описании изобретения даны электрические схемы генератора 4 и блока 3 индикации. 1 ил.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5l)5 G 01 R 31 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4344520/24-21 (22) 15.12.87 (46) 23.03.90. Бюл. В ll (72) Г.С.Афонин, 10.В.Ашмаров и В,С.Коробков (53) 621.317.?99(088.8) (56) Авторское свидетельство СССР

У 451994, кл. G 06 F 11/00, 1973.

Авторское свидетельство СССР

М 1150590, кл. G 01 R 3!/28, !982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ KNOII-ЛОГИЧЕСКИХ СХЕМ (57) Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля КМОПлогических схем. Цель — расширение

„„SU„„ 2137 А 1 функциональных возможностей за счет возможности контроля контактирование, повышение быстродействия sa счет совмещения во времени контролей функционального и контактирования, а также повышение достоверности контроля за счет различения характера неисправности, Она достигается введением в устройство N логических элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 81...8 и запоминаю щего устройства 6, Устройство содержит также Н резисторов 7,...,?,, двоичный счетчик 1 генератор 4, блок 3 индикации, блок 2 сравнения двоичных кодов. В описании изобретения даны электрические схемы генератора 4 и блока 3 индикации. 1 ил.

1552137

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля КМОП-логических схем. 5

Цель изобретения — расширение функциональных возможностей эа счет возможности контроля контактировання, повышение быстродействия устройства за счет совмещения во времени функцио-!О нального контроля и контроля контактирования, а также повышения достоверности контроля за сче- различения ха— рактера неисправности (отказ микросхе-!

1 мы или отсутствие кснтакта с устрой- !5 ством контроля) .

На чертеже представлена функциональная схема для контроля КМОП-логических схем.

Устройство для контроля логичес- 20 ких схем содержит двоичный счетчик блок 2 сравнения двоичных кодов блок

У

3 индикации, генератор 4, присоединительный блок 5р снабженный клеммами причем N — максимальное число фуккцио 25 яальных выводов из множества схем, для проверки которых предназначено конкретное запоминающее устройство

6, И резисторов 7,1-7,И, N логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1-8.Й 30 блок 3 индикации, В-триггер 9, дза .усилителя 10 и !! мощности, два световых индикатора 12 "Брак", 13

"Годен", элемент ИЛИ 14, Генератор

4 содержит выключатель 15, тактовый генератор 16 формирователь 17 импуль( сов начальной установки, причем счетный вход счетчика 1 соединен с вы1 ходом тактового генератора 16 и так— товым входом B-триггера, вход сброса счетчика I †.с выходом формирователя 17 импульса начальной установки и входом сброса Р-триггера, выходы счетчика 1 соединены с адресными входами запоминающего устройства 6, и 45 первых выходов которого соединены с первыми выводами резисторов 7.1-7.И и соответствующими входамч блока 2 сравнейия двоичных кодов, И вторых выходов запоминающего устройства соединены с первымн входами элемснтов ИСКЛ10ЧЛ10д!ЕЕ ИЛИ 8,1-8„И вторые входы которых соединены с вторыми выводами резисторов и присоединительного блока 5 для подключения объекта контроля, выходы элементов ИСКЛ!ОЧАВЩЕЕ ИЛИ 8.1-8.И соединены с со ответствующими входами блока 2 сравнения двоичных кодов, выход блока 2 сравнения двоичных коцов соединен с D-входом D-триггера 9, выход D-триг. гера 9 соединен с вхоцом первого уси.- лителя 10 мощности и первым входом элемента ИЛИ 14, выход первого усилителя 10 мощности соединен со световым индикатором 12, второй вход элемента ИЛИ 14 соединен с входом второго усилителя Il мощности и 2И+1выходом запоминающего устройства,6, выход второго усилителя 11 мощности соединен со световым индикатором 13, выход элемента ИЛИ 14 соединен с входом запрета ";àêòîâîãî генератора 16, причем шина питания устройства подключена к положительному полюсу источника питания через выключатель 15, И+1-я клемма присоединительного блока

5 присоединена к общей шине, а И+2-я к шине питания через токоограничительную и сигнализирующую цепь, на-. пример через последовательно соединенные резис-.îð и светодиод (не показаны), На чертеже показана проверяемая логическая схема 18, Присоединительный блок 5 представляет собой либо соедичительную розетку для установки проверяемых ИС, либо клемныф колодки для подключения проверяемого блока с помощью соединительных проводов (далее розетка). В качестве запоминающего устройства может исполь" зоваться как постоянное запоминающее устройство (ЗУ), тогда для проверки микросхемы опрецеленного типа устанавливается свое постоянное ЗУ„ так и оперативная ЗУ, тогда для проверки микросхемы определенного типа необходимо занести в ОЗУ соответствующую информацию, Устройство обеспечивает оперативную проверку функционирования различных КИОП-логических схем, входящих в серию конструктивных единиц с одинаковыми присоединительными размерами, с одинаковыми номерами выводов общих шин и шин питания при использовании оперативного ЗУ. Для проверки микросхем с другими конструктивными характеристиками достаточно заменить присоединительный блок 5, Устройство работает следующим образом.

В начале работы в присоединительный блок устанавливается проверяемая микросхема, Цикл проверки начинается включением питания устройства вы-

5 15521 ключателем 15. Если проверяемая схема потребляет большой ток по шине питания, то этот вид неисправности индицируется световым индикатором токоограничивающей и синхронизирующей. це5 пи (не показана). Если микросхема не имеет неисправности, характеризуемой значительным увеличением потребляемого тока по шине питания, то вследствие малого тока потребления

КМОП-логических схем напряжение питания проверяемой схемы практически не отличается от напряжения на шине питания устройства,. При включении выключателя 15 на выходе формирователя 17 импульсов начальной установки появляется импульс, который поступает на вход сброса счетчика 1 и

D-триггера 9 и устанавливает на выхо- 20 де всех разрядов счетчика 1, 2N+1-и выходе блока 6 памяти и на выходе D-триггера 9 логический "0", при этом индикаторы 12 и 13 оказываются выключенными, а на выходе элемента 25

ИЛИ 14 устанавливается логический

"0", который, поступая на вход тактового генератора 16, разрешает его работу. Тактовый генератор формирует последовательность прямоугольных им- 30 пульсов, которая поступает на счетный вход счетчика 1 и тактовый вход Dтриггера 9. По заднему фронту этих импульсов счетчик 1 меняет свое состояние и формирует на своих выходах различные значения двоичного кода, формируя тем самым на выходах запоминающего устройства б кодовые комбина= ции, необходимые для проверки микросхем, На первые входы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 8, вторые входы которых соединены с входами и свободными выводами проверяемой микросхемы

18, от запоминающего устройства 6 поступают "нулевые" сигналы, на выходах которого соединенных через резисторы 7 с входами проверяемой микросхемы 18, формируются входные сигналы, необходимые для проверки, а на выходах запоминающего устройства 50

6, соединенных через резисторы 7 с выходами проверяемой микросхемы 18 сигналы, противоположные сигналам исправной проверяемой микросхемы при соответствующей комбинации на ее 55 входах, а на первых входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8, вторые входы которых соединены с выходами микросхемы 18 - "единичные" сигналы. Так

37 б как входные сопротивления свободных выводов исправных KMOII-микросхем, а так же входные сопротивления блока

2 сравнения двоичных кодов во много больше сопротивления резисторов 7, а элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8 при "нулевом сигнале на первых входах передают сигналы с вторых. входов, соеди-, ненных с входами проверяемой микросхемы 18 без изменениф, то сигналы на входах и свободных выводах исправной микросхемы совпадают с сигналами соответствующих выходов запоминающего устройства 6, следовательно, совпадают сигналы на соответствующих входах блока 2 сравнения двоичных кодов. Так как сигналы на выходах исправной проверяемой микросхемы

18, противоположные сигналам на соответствующих выходах запоминающего устройства 6, инвертируются элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 8, вследствие наличия "единичного сигнала на соответствующих входах этих элементов, то следовательно логические сигналы на соответствующих входах блока 2 сравнения двоичных кодов также совпадают.

Так как блок 2 сравнения двоичных кодов, при совпадении кодов на входах, на выходе формирует "нулевой сигнал, а единичный при несовпадении, следовательно, если проверяемая схема исправна, то на выходе блока сравнения двоичных кодов появится "нулевой" сигнал, если неисправна — единичный . Наличие третьего состояния íà выходе проверяемой микросхемы (при проверке элементов с тремя состояниями) определяется следующим образом. При соответст- вующей комбинации сигналов на входах проверяемой микросхемы на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8, соответствующие выходам проверяемой схемы, подается "нулевой" сигнал, а на выходах запоминающего устройства

6, соответствующих выходам проверяемой микросхемы, формируется вначале нулевой, а затем единичный сигналы, Так как при данной комбинации сигналов на входах проверяемой микросхемы 18 выходы исправной схемы имеют высокий импеданс, то на выходе микросхемы сигнал будет повторять сигнал на соответствующем выходе запоминающего устройства 6, а элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 переда1552137 ет его без изменений. и, следовательно, при наличии третьего состояния совпадают сигналы на соответствующих входах блока 2 сравнения дво-, ичных кодов и на его выходе присут5 ствует "нулевой" сигнал, в противном случае, если микросхема неисправна, в одном из положений сигналы íа входах блока 2 сравнения двоичных

10 кодов не совпадут и на его выходе появится "единичный" сигнал. При смене назначения выводов проверяе.мой микросхемы с входных на выходные соответствующим образом меняются сиг-

15 налы на первых входах элементов ,.ИСКБОЧАЮКЕЕ ИЛИ 8. В каждом такте работы счетчика 1 блок 3:индикации фиксирует в D-триггере 9 выходной ,сигнал блока 2 сравнения двоичных кодов, имеющий место в момент прихода на его тактовый вход переднего фронта импульса тактового генератора 16 появляющийся через опрецеленное время после прихода на счетный вход счетчи- 25 ка 1 заднего фронта прецыдущего тактового импульса, с задержкой заведомо достаточной для окончания переходных процессов формирования входных наборов воздействий на логические ( схемы, отработки этих наборов исправными проверяемыми микросхемами и окончания процесса сравнения в блоке 2 сравнения двоичных кодов, если в момент стробирования D-триггера 9 выходной сигнал блока 2 сравнения двоичных кодов равен "0", то состояние D-триггера 9 сохраняется ™нулевым", следо- . вательно, индикатор 12 неисправности остается выключенным, а на вход такто- О

4О вого генератора 16 продолжает поступать с выхода элемента ИЛИ 14 блока 3 индикации нулевой сигнал, разрешающий тактовому генератору 16 выдачу следуюЩего тактового импульса, который вызывает формирование следующего набора воздействий на проверяемые микросхемы, если на всех N-тактах работы счетчика 1 в моменты строби-, рования D-триггера 9 выходной сигнал блока 2 сравнения двоичных кодов ра5О вен "0", то в начале N+I-ro такта на 2N+1 ì выходе запоминающего устройства 6 устанавливается единичный сигнал, который включает индикатор

13 исправности и через элемент ИЛИ

14 блокирует тактовый генератор 16, На этом цикд проверки заканчивается, а проверяемая микросхема признается исправной. Если в любом такте работы в момент стробирования D-триго гера 9 выходной сигнал блока 2 сравнения двоичных кодов ранен "1", то на на выходе D-триггера 9 возникает !! !1 единичныи сигнал, который включает индикатор 12 неисправности и через элемент ИЛИ 14 блокирует тактовйй генератор 16, На этом цикл проверки заканчивается, а проверяемая микросхема признается неисправной.

Таким образом, предлагаемое устройство позволяет производить проверку функционирования любых KMOIT-логических схем: комбинационных, пересчетных, микросхем памяти, БИС, микропроцессорных схем и пр. и поэволя— ет при этом отказаться от использования эталонной схемы.

Формула и з о б р е т е н и я

Устройство для контроля КМОП-логических схем, содержащее N резисторов, двоичный счетчик, счетный вход которого соединен с тактовым выходом генератора и тактовым входом блока индикации, блок сравнения двоичных кодов, выход кото. рого соединен с информационным входом блока индикации,. вход установки блока инди— кации соединен с входом сброса двоичного счетчика и с выходом начальной установки генератора, . а выход блока индикации соединен с входом запрета генератора, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей, повышения достоверности контроля и быстродействия устройства, в него введены N.логических элементов ИСКЛЮЧАЮД1ЕЕ

ИЛИ и запоминающее устройство, адресные входы которого соединены с информационными выходами двоичного счетчика, 1N-первых выходов запоминающего устройства соединены с первыми вы— водами резисторов и первыми входами блока сравнения двоичных кодов, 2Nвторых выходов запоминающего устройства соединены с первыми входами элементов ИСКЛЮЧАК61ЕЕ ИЛИ, вторые входы которых соединены с вторыми выводами резисторов и клеммами для подключения объекта контроля, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с вторыми входами блока .сравнения двоиччых кодов, а 2И+1-выход запоминающего устройства соединен с вторым информационным входом блока индикации,