Логический пробник

 

Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле микросхем. Цель изобретения - повышение достоверности контроля достигается путем исключения ложного срабатывания устройства контроля в случае короткого замыкания по входу объекта контроля на единичный уровень. Логический пробник содержит клеммы для подключения контролируемой микросхемы 1 и эталонной микросхемы 2, N каналов, каждый из которых содержит анализаторы 3 и 4, элемент И-НЕ 5, RS-триггер 6, элементы И-ИЛИ 7 и 8, схему 9 сравнения, элемент ИЛИ 10, кнопку 11, RS-триггер 12, индикатор 13. В результате введения элементов 3.1,...,3.N,5.1,...,5.N, 7.1,...,7.N и 8.1,...,8.N обеспечивается автоматическое обнаружение входа и выхода контролируемой схемы, сравнение значений на ее выходах и исключение ложного срабатывания в случае, когда на выводе эталонной микросхемы состояние обрыв, а на выводе контролируемой - единица. 1 табл. 1 ил.

СО0Э СОВЕТСКИХ

РЕСПУБЛИК

„.,SU „„1594459

А1 (g))g С 01 R 31/28

ОПИОАНИЕ ИЗОБРЕТЕНИЯ

И А9ТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ йО ИЗВНЕ ЕТЕННЯЬ N 97ИРЬГГИЯМ

ГАМ ГКНТ СС .Р (21) 4366910/24-21 (22) 18.01.88 (46) 23.09.90. Бюп. У 35 (72) Б.В.Лавриненко и Н.А.Ващенко (53) 621.317.799 (088.8) (56) Авторское свидетельство СССР

Ф 483633, кл. G 01 R 31/28, 1973.

Авторское свидетельство СССР

Н 1112327, кл. С 01 R 31/28, 1984. (54) ЛОГИЧЕСКИЙ НРОБНИК (57) Изобретение относитая к контроль= но-измерительной технике и может быть использовано при контроле микросхем.

Цель изобретения — повьпление достоверности контроля достигается путем искпючения ложного срабатывания устройства контроля в случае короткого замыкания по входу объекта контроля

2 на единичный уровень. Логический пробник содержит клеммы для подключения контролируемой микросхемы 1 и эталонной микросхемы 2, и каналов, кажный из которых содержит анализаторы 3 и

4, элемент И-ЧЕ 5, RS-триггер 6, элементы И-ИЛИ 7 и 8, схему 9 сравнения, элемент ИЛИ 10, кнопку 11, RSтриггер 12, индикатор 13. В результате введения элементов 3-1,...,3п, 5-1,....5-п, 7-1,...,7-п и 8-1, ° .

8-п обеспечивается автоматическое обнаружение входа и выхода контролируемой схемы, сравнение значений на ее выходах и исключение ложного срабатывания в случае, когда на выходе. эталонкой микросхемы состояние обрыв, а на выводе контролируемой— единица. 1 ил., 1 табл.

1594459

Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле микрос хем.

Цель изобретения — повышение дос5 товерности контроля за счет исключения ложного срабатывания устройства контроля в случае короткого замыкания по входу объекта контроля на единичный уровень.

На чертеже показана схема пробника.

Логический пробник содержит клеммь для подключения контролируемой микросхемы 1 и эталонную микросхему

2,п каналов, каждый из которых содержит первый 3 и второй 4 анализаторы, элемент И-HE 5, RS-триггер 6, первый

7 и второй 8 элементы И-ИЛИ, схему gg

9 сравнения, элемент ИЛИ 10, кнопку

11, RS--триггер 12, индикатор 13, выход элемента сравнения соединен с и-входом элемента ИЛИ, выход последнего соединен с S-входом первого . 25

RS-триггера, R-вход которого соединен с входом "Начальная установка", прямой выход — с входом индикатора, S-вход второго RS-триггера соединен с выходом первого анализатора, R-вход с входом

"Сброс" устройства, R-входом второгс

КБ-триггера каждого .из и-1 каналов устройства, выходы элементов И-KIN соединены с входами элемента сравнения, а их первые входы соецинены с прямым выходом RS-триггера, второй вход первого элемента И-ИЛИ соединен с первым входом элемента И-НЕ и выходом второго анализатора, третий вход первого элемента И-ИЛИ соединен с вто-„ рым входом второго элемента И-ИЛИ и инверсным выходом второго RS-триггера, четвертый вход первого элемента

И,-ИЛИ соединен с. входом второго анализатора и с клеммой для подключения контролируемой микросхемы, пятый вход первого элемента И-ИЛИ соединен с выходом элемента И-ИЛИ, второй вход которого подключен к третьему входу вто" рого элемента И-ИЛИ и к соответствую5О щей клемме для подключения эталонной микросхемы.

Логический пробник работает следующим образом.

В работе используется следующая

55 ссобенчость логических микросхем.

При подаче на микросхему питания без поцачи входных воздействий на ее выводах, являющихся входами, появляется потенциал U, промежуточный по величине между потенциалами логического "0" Ц и логической 1 U . На

1, выводах, являющихс я ее выходами, устанавливаются потенциалы, соответствующие логическому "0" или логической

",1", т,е. U или U, . При этом U

Появление потенциала обусловлено индукционными процессами, полями статического заряда и паразитными связями внутреннего монтажа микро- °

"хемы, а его величина для данной серии микросхем практически стабильна.

После установки эталонной 2 и контролируемой 1 микросхем подается сигнал "Питание" и затем "Сброс", который устанавливает в "0" триггеры

6-1 и 6-п. Пусть, например, первый функциональный вывоц микросхем I и

2 является входом, тогда потенциал возникающий на. этих выводах, поступает на вход анализатора 4-1, который в этом случае дает единичный уровень, переводящий триггер 6-1 в

"1". На выходе анализатора 3-1 также

"1", поэтому на элементе И-ИЛИ 7-1 по первому и второму входу — совпадение и на выходе этого элемента имеет. ся "1". На выходе элемента 8-1 также единичный уровень,. прошедший с выхода триггера 6-1. На схеме 9-1 сравнения происходит сравнение сигналов с элементов И-ИЛИ 7-1, 8-1 и на ее выходе присутствует "0", триггер

12 остается в единичном состоянии.

Если и-е выходы микросхем 1 и 2 являются выходами, -о на них имеется уровень "0" или "1". В этом случае на выходах анализаторов 3-п, 4-г присутствует "0", триггер 6-п остается

"О™

e °

Допустим, на и-х выходах микросхем "1", тогда на элементе И-ИЛИ 8-и пс третьему и четвертому входам происходит совпадение„ на выходе этого элемента имеется "1". Так как на выходе анализатора 3-п имеется "О", элемент И-НЕ 5 выдает "1" и на третьем — пятом входах элемента И-HJ2

7-п происходит совпадение, в результате чего на выходе "1". Схема 9-и сравнения в этом случае дает "0" и триггер 12 остается в единичном состоянии и индикатор не горит.

Срабатывание триггера 12 и зажигание индикатора 13 происходит при несравнении одной из схем сравнения.

4459

Формула изобретения

Значение сигнала на выводе а б в r д е ж и

1 0

1 1

1 1

1 0

1 1.

1 t

0 0

О 1

О 1

1 0 1

1 1 О

1, 1 0

О 1 1

О 1 О

О 0 0

О 1 0

0 1 1

0 1 1

0

О

О

О

О

О

U

U1

U, 1

0р

Ue р

U, U, U1

Uî

U 00

U, U

Составитель Е.Строкань

Техред N.Ходанич Корректор С.Шекмар

Редактор N.Бланар

Подписное Тираж 562

Заказ 2826

РчИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 159

8 таблице приведены все возможные случаи соотношения сигналов на выводах микросхем 1 и 2.

Таким образом, за счет введения элементов 3-1,...,3-п 5-1,...,5-п, .7-1,...,7-п, 8-1,...,8-п обеспечивается автоматическое обнаружение входа и выхода контролируемой микросхемы, сравнение значений на ее выходах и исключение ложного срабатывания. в случае, когда на выводе эталонной микросхемы состояние обрыва, а на выводе контролируемой — единица.

Логический пробник, содержащий клеммы для подключения эталонной и контролируемой микросхем, вход "Начальная установка", элемент ИЛИ, первый RS-триггер, индикатор, и-каналов, каждый из которых содержит первый анализатор, второй RS-триггер, элемент сравнения, выход которого соединен с и-входом элемента ИЛИ, выход последнего соединен с S-входом первого RS-триггера, R-вход которого соединен с входом "Начальная установка", прямой выход — с входом индикатора, S-вход второго RS-триггера соединен с выходом первого 3K3=лизатора, R-вход — с входом "Сброс" устройства, R-входом второго RS-триг5 гера, каждого из (n-1) каналов устройства, отличающийся тем, что, с целью повышения достоверности контроля, в каждый из п каналов дополнительно введены второй анализатор, элемент И-НЕ, первый и второй элементы И-ИЛИ, выходы которых соединены с входами элемента сравнения, а их первые входы соединены с прямым выходом первого RS15 триггера, второй вход первого элемента И-ИЛИ соединен с первым входом элемента И-НЕ и выходом второго анализатора, третий вход первого элемен та И- ИЛИ соединен с вторым входом второго элемента И-ИЛИ и инверсным выходом второго .RS-триггера, четвертый вход первого элемента И-ИЛИ соединен с входом второго анализатора и с клеммой для подключения контро-. лируемой микросхемы, пятый вход первого элемента И-ИЛИ соединен,с выходом элемента И-НЕ, второй вход которого подключен к третьему входу вто-. рого элемента И-ИЛИ и к соответст30 вующей клемме для подключения эталонной микросхемы.