Устройство циклового фазирования для волоконно-оптических систем передачи информации

 

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости синхронизации. Устройство содержит Д-триггер 1, линии задержки 2 и 3, инвертор 4, эл-т ИЛИ 5, регистры 6 - 8 сдвига, эл-ты И 9 и 10 и дифференцирующий блок 11. Считывание сообщений происходит по сигналу цикловой синхронизации. Для обеспечения цикловой синхронизации перед каждым сообщением осуществляется передача фазирующей кодовой комбинации, т.е. выделенной метки. Регистр 7 служит для выделения периода следования метки, а регистр 8 позволяет исключить необходимость введения жесткого цикла считывания сообщений потребителем информации. Значение импульсов в метке выбирается противоположным значению последнего импульса предыдущего сообщения. Структура метки выбирается таким образом, чтобы следующий после метки импульс дифференцирования выделялся посередине биимпульсного сигнала, что исключает возможность срыва работы системы синхронизации. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)g Н 04 1 7/04

31ЯU338;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Сл

С

К)

Cr4

ЯР

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4420233/24-09 (22) 19 ° 05.88 (46) 23,03.90.вюл. Ф (72) А.П.Орлов, А.И.Беляцкий, И.A.ØHлов и А.И.Федоров (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

1Ф 1019656, кл. Н 04 L 17/16, 198 I °

Патент США 9 4276656,, кл. Н 04 В 9/00, 1982. (54) УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ

ДЛЯ ВОЛОКОННО-. ОПТИЧЕСКИХ CHCTEM ПЕРЕДАЧИ ИНФОРИЛЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повьппение помехоустойчивости синхронизации.

Устр-во содержит D-триггер 1, линии задержки 2 и 3, инвертор 4, эл-т

ИЛИ 5, регистры 6 — 8 сдвига, эл-ты

И 9 и 10 и дифференцирующий блок 11.

ÄÄSUÄÄ 1552392 А1

2.

Считывание сообщений происходит по сигналу цикловой синхронизации. Для обеспечения цикловой синхронизации перед каждым сообщением осуществляется передача фазирующей кодовой комбинации, т.е. выделенной метки. Ре гистр 7 служит для выделения периода следования метки, а регистр 8 позволяет исключить необходимость введения жесткого цикла считывания сообщений потребителем информации. Значение импульсов в метке выбирается противоположным значению последнего импульса предыдущего сообщения. Структура метки выбирается таким образом, чтобы следующий после метки импульс дифференцирования выделялся посередине биимпульсного сигнала, что исключает возможность срыва работы системы синхронизации. 2 ил.

1552392

Изобретение относится к электросвязи и может быть использовано для цикловой синхронизации в. волоконнооптических системах передачи информации .

Цель изобретения — повышение помехоустойчивости синхронизации.

На фиг. 1 представлена структурная электрическая схема устройства цик- 10 лового фазирования для волоконно — оптических систем передачи информации; на фиг. 2 — временные диаграммы сигналов, поясняющие работу предлагаемого устройства. 15

Устройство циклового фазирования для волоконно-оптических систем передачи информации содержит D-триггер 1, первую 2 и вторую 3 линии задержки, инвертор 4, элемент ИЛИ 5, регистр 20

6 сдвига, первьпr 7 и второй 8 дополнительные. регистры сдвига, первый 9 и

Второй 10 элементы И и дифференцирующий блок 11 ..

Устройство работает следующим об — 25 разом.

Восстановленный биимпульсный сигнал поступает на вход дифференцирующего блока 11 (фиг, 1 и 2а), на выходе которого формируются короткие положительные импульсы, соответствующие смене значений импульсов в принимаемом биимпульсном сигнале (фиг, 2б), Эти импульсы поступают на тактовый вход D-триггера 1", D-входе которого постоянно находится единичный сигнал, и обеспечивает установку D — триггера

1 в единичное состояние.

Установка D-триггера 1 в нулевое состояние происходит по управляюцему 40 импульсу, поступающему с его же инверсного выхода через 0,75 Т (Т-период следования биимпульсных сигналов), что обеспечивает выделение из последовательности импульсов с выхода дифференцирующего блока 11 только импульсов дифференцирования, формируемых посередине биимпульсных сигналов (фиг, 2в, г). В результате этого на инверсном выходе D-триггера 1 форми5G руется последовательность импульсов, которая используется в качестве синхронизируюг их импульсов (СИ) . С помоцью этих импульсов осуществляется запись данных в регистр 6 сдвига и сдвиг данных в последнем и в первом дополнительном регистре 7 сдвига. Для преобразования принимаемых данных из биимпульсного кода в двоичный регистрация данных на информационном входе регистра 6 сдвига происходит во второй половине инвертированного биимпульсного символа.

Для обеспечения цикловой синхронизации перед каждым сообщением осуществляется передача (фиг. 2а) фазирующей кодовой комбинации (метки), Выделение метки осуцествляется следующим образом. Формируемые на инверсном выходе D-триггера 1 СИ имеют длительность, равную 0,25 Т. С помоцью второй линии 3 задержки осуществляется сдвиг этих импульсов на 1/2 (фиг. 2г, д)..При приеме данных не происходит совпадение этих импульсов, однако, при приеме метки в результате пропуска СИ происходит увеличение их длительности 0,75 Ò, что приводит к формированию на выходе первого элемента И 9 управляющего импульса, сигнализирующего о приеме метки (фиг. 2е), По этому сигналу происходят следующие операции: записывается единичный символ в первый разряд первого дополнительного регистра 7 сдвига, осуцествляется перезапись данных из регистра

6 сдвига во второй дополнительный регистр 8 сдвига, который осуществляет хранение принятого сообце ия.

Первый дополнительный регистр 7 сдвига имеет разрядность n+2 разряда и служит для выделения периода следования метки. Сигнал наличия цикловой синхронизации на выходе (фиг. 2ж, з) вторorо элемента И 10 формируется только в случае циклического подтверждения приема меткй (наличие единичных

<игналов одновременно на первом и и+2 выходах первого дополнительного регистра 7 сдвига), в результате чего происходит защита от принимаемых ошибок, воэникаюцих в процессе передачи . Считывапие сообцений происходит по сигналу цикловой синхронизации.

Наличие второго дополнительного регистра 8 сдвига позволяет исключить необходимость введения жесткого цикла считывания сообцений потребителем информации. Кроме того, это позволяет выравнивать быстродействие устройств передачи данных и потребителя информации. Из регистра 6 сдвига во второй дополнительный регистр 8 сдвига осуществляется перезапись сообщения с второго по и+1 разрядов, так как в первом разряде находится символ метки.

5 15523

Значение импульсов в метке выбира-г ется противоположным значению последнего импульса предыдущего сообщения.

Структура метки выбирается так, что

5 следующий после метки импульс дифференцирования выделяется посередине биимпульсного сигнала, что исключает возможность срыва работы системы синхронизации. 10

Формула изобретения

t МРака у

Фиг 2

Составитель В. Орлов

Техред Л. Сердюкова Корректор В. Гирняк

Р еда к тор Н . Т упица

Заказ 341 Тираж 526 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г; Ужгород, ул. Гагарина, 101

Устройство циклового фазирования для волоконно-оптических систем пере- 15 дачи информации, содержащее последовательно соединенные D-триггер и первую линию задержки, выход которой подсоединен к входу установки нулевого состояния D — триггера, посл едова- 2О тельно соединенные инвертор и регистр сдвига, а также вторую линию задержки, пер вый и второй эл ементы И и элемент

ИЛИ, о т л и ч а ю ц е е с я тем, что, с целью повьппения йомехоустой- 25 чивости синхронизации, введены дифференцирующий блок, первый и второй дополнительные регистры сдвига, при этом выход дифференцирующего блока

92 6 подсоединен к тактовому входу D— - триггера, инверсный выход которого подсоединен непосредственно к первому входу первого элемента И и через вторую линию задержки к объединенным тактовым входам регистра сдвига и первого дополнительного регистра сдвига и второму входу первого элемента И, выход которого подключен непосредственно к информационному входу первого дополнительного регистра сдвига и через элемент

ИЛИ вЂ” к тактовому входу второго дополнительного регистра сдвига, первый и второй выходы первого дополнительного регистра сдвига подсоединены к соответствующим входам элемента ИЛИ и соответствующим входам второго элемента И, выходы регистра сдвига подсоединены к соответствующим информационным входам второго дополнительного регистра сдвига, а вход дифференцирующего блока подключен к входу инвертора, причем вход дифференцирующего блока, выход второго элемента И и выходы второго дополнительного регистра сдвига являются соответственно входами, выходом синхросигнала и ин,формационными выходами устройства,