Многоканальное устройство тестового контроля логических узлов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре тестового контроля и настройки цифровых узлов и блоков. Цель изобретения - расширение функциональных возможностей многоканального устройства тестового контроля логических узлов. Устройство содержит блок памяти, блок коммутации и блоки контроля, каждый из которых содержит узел приема и накопления, узел буферной памяти, генератор импульсов, дешифратор адреса, узел синхронизации, узел нагрузок и узлы контроля. За счет введения узла буферной памяти, генератора импульсов, узла нагрузок и нового выполнения блоков контроля и блока коммутации достигается расширение функциональных возможностей устройства путем обеспечения возможности контроля логических узлов, имеющих в своем составе двунаправленные логические схемы, возможности использования тестов контроля с неопределенными в тесте состояниями на выходах контролируемого логического узла, определения короткого замыкания на входах контролируемого логического узла, проведения контроля в импульсном режиме, контроля нагрузочной способности контролируемого логического узла, контроля логического узла на различных частотах подачи теста контроля, одновременного контроля нескольких логических узлов. 5 з.п.ф-лы, 11 ил., 3 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (gg)g С 06 F 11/00 а с и!

Д1 p4 <4i пайдй-Б Б.11!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЦ7ИЯМ

ПРИ ГИНТ СССР (21) 4372340/24-24 (22) 04.01.88 (46) 15.05.90. Бюл. Р 18 .(72) Ю.Б.Соэин, В.П.Туробов и В.Е.Дворкин (53) 681.3(088.8) (56) Авторское свидетельство СССР

N- 390526, кл. G 06 F 11/04, 1973.

Авторское свидетельство СССР

Р 758157, кл. G 06 F 11/00, 1978; (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ТЕСТОВОГО КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре тестового контроля и настройки цифровых узлов и блоков. Цель изобретения— расширение функциональных возможностей многоканального устройства тестового контроля логических узлов. Устройство содержит блок памяти; блок коммутации и блоки контроля, каждый из которых содержит узел приема и накопления, узел буферной памяти, генеИзобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре тестового контроля и настройки цифровых. узлов и блоков.

Цель изобретения — расширение функциональных возможностей устройства эа счет контроля разнотипных логических узлов под нагрузкой.

На фиг. 1 представлена структурная схема устройства; на фнг. 2

2 ратор импульсов, дешифратор адреса, узел синхронизации, узел нагрузок и узлы контроля. 3а счет введения узла буферной памяти, генератора импульсов, узла нагрузок и нового выполнения блоков контроля и блока коммутации достигается расширение функциональных возможностей устройства путем обеспечения возможности контроля логических узлов, имеющих в своем составе двунаправленные логические схемы, возможности использования тестов контроля с неопределенными в тесте состояниями на выходах контролируемого логического узла, определения ко-. роткого замыкания на входах контролируемого логического узла, проведения контроля в импульсном режиме,. воэможности контроля нагрузочной способности контролируемого логического узла, контроля логического узла на различных частотах подачи теста контроля, одновременного контроля нескольких логических узлов. 5 з.п. ф-лы, 11 ил., 3 табл. структурная схема блока контроля; на фиг. 3 — функциональная схема блока коммутации; на фиг. 4 — функциональная схема узла приема и накопления; на фиг. 5 — функциональная схема узла синхронизации; на фиг. 6 — функциональная схема узла буферной памяти; на фиг. 7 — функциональная схема генератора импульсов; на фиг. 8— функциональная схема узла индикации, на фиг. 9 — функциональная схема фор1564623

4 м рователя сигналов; на фиг. 10— функциональная схема узла нагрузок;

) н фиг. 11 — функциональная схема у1ла контроля.

Устройство (фиг. 1) содержит блок

1 ввода, блок 2 памяти, блок 3 коммутфции и блоки 4.1-4.ш контроля..На фиг. 1 показаны также объекты 5.15 m контроля, которые в состав устр йства не входят и приведены для п яснения работы устройства.

Блок 4 контроля (фиг. 2) образуio узел б приема и накопления, узел

7 синхронизации, узел 8 буферной памя-15 т, генератор 9 импульсов, узел 10 и ндикацин, формирователь 11 сигналов, дешифратор 12 адреса., узел 13 на грузок и узлы 14.1-14.в контроля.

В блок 3 коммутации (фиг. 3). вхо- 20 ,дят генератор 15 тактовых импульсов, eëåìåHò Й 16, распределитель 17 им° ° ульсов, триггеры 18.1-18.m, элемены И-НЕ 19.1-19.m, элементы НЕ 20.10„m, элементы И-НЕ 21.1-21.m, узлы 2.1-22.ш совпадения, элементы HJIVi

23-28 и узлы 29.1-29.m совпадения, ричем узлы 22.1-22.m совпадения явЛяются многоразрядными с общим разреШающим каналом по каждому разряду.

Узел 6. приема и накопления (фиг.4) состоит из счетного триггера 30, элементы И-HE 31 и 32 и 0-триггеры 33-43.

Узел 7 синхронизации (фиг. 5) содержит формирователь 44 одиночного

Импульса, тактовый генератор 45, де35 итель 46 частоты, элемент И-НЕ 47, -триггер 48, элементы И-HE 49-52, S-триггеры 53 и 54, элемент HE 55,.

-триггер 56, элемент И 57, D-триггер 58 формирователь 59 одиночного импульса, элемент И-HE 60, элемент И

61, элемент 62 задержки, RS-триггеры

63. 1-63.5, переключатели 64. 1-64.5 и переключатели 65 и 66.

Узел 8. буферной памяти (фиг. 6) включает счетчик 67, элементы HE 68 и 69, D-триггер 70, элемент 71 оперативной памяти, одиннадцатый элемент

И-НЕ 72, D-триггер 73, регистр 74,, элементы И 75 и 76, элемент 77 задержки и элемент ИЛИ-НЕ 78.

Генератор 9 импульсов (фиг. 7) образуют элементы И-НЕ 79.1-79.п, 80.1-80.п и 81.1-81.п, элемент И 82, регистры 83-85, седьмые элементы И

86.1-86.п и 87.1-87.п„ элемент 88 сравнения, элементы ИЛИ-НЕ 89 и 90, формирователь 91 одиночного импульса, элемент HE 92, RS-триггер 93, D-триггеры 94, 95.1-95.п и 96.1-96.п, счетчик 97, генератор 98 тактовых импульсов, D-триггер 99 и элемент И 1ОО.

Узел 10 индикации (фиг. 8) включает элементы И-НЕ 101-103, элементы

НЕ 104 и 105, элементы И-НЕ 106.1106.п, элементы НЕ 107-109, элемент

И-HE 110, элементы 111 и 112 индикации, переключатель 113, элементы И-НЕ

114 и 115, D-триггер 116, осциллограф 11.7, двоиччо-десятичный счетчик

1,8, дешифратор 119 и элемент 120 индикации.

Формирователь 11 сигналов (фиг. 9) содержит элемент 121 задержки, шифратор 122, элемент НЕ 123„ элементы

И-HE 124-128, элементы И 129-131 и

RS-триггеры 132-134.

В состав узла нагрузок (фиг. 10) входят переключатель 135,, элементы

И-НЕ 136-138, D-триггер 139, RS-триггер 140, регистр 141, элементы И-НЕ

142-143, счетчики 144 и 145, источник 146 эталонного уровня логическо-. го нуля, источник 147 эталонного уровня логической единицы, компараторы

148 и 149, элемент И-НЕ 150, дешифратор 151, элемент 152 сравнения, элементы НЕ 153 и 154, элемент И 155, формирователь 156 одиночного импульса, элемент И-НЕ 157, элемент 158 коммутации, элементы И 159-168 и генераторы 169-173 тока.

Узел 14.1 контроля (фнг. 11) содержит элементы НЕ 174-176, элементы

И-HE 177-183, RS-триггеры 184-187, элемент И-НЕ 188, D-триггер 189, элемент И 190, элемент И-НЕ 191 с открытым коллектором, элементы И 192 и

193, элемент НЕ 194, резистор 195, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 196, элемент

ИЛИ-НЕ 197, резистор 198, задатчик

199 опорного напряжения, резистор

200, п р-и -транзистор 201> элемент

И.-НЕ 202, элемент НЕ 203 н генератор

204 уровня логической единицы.

Блок 1 ввода является блоком ввода с перфоленты.

Блок 2 памяти представляет собой накопитель на магнитном носителе информации, Многоканальное устройство тестового контроля логических узлов (фиг,i) работает следующим образом.

Тест-программа контроля набивается на восьмидорожечную перфоленту и с помощью блока 1 ввода с перфоленты

5 15646 вводится с сохранением формата перфоленты в блок 2 памяти, где расположе-. ние информации полностью соответствует ее размещению на перфоленте. Восемь информационных выходов блока 1

5 ввода соответствуют восьми дорожкам перфоленты. Для синхронизации работы блока 1 ввода и блока 2 памяти во время записи тест-программы контроля используется синхронизирующий сигнал, который поступает с выхода блока 2 памяти на вход синхронизации блока 1 рвода. В блоке 2 памяти может одновременно храниться несколько тестпрограмм контроля для контроля различных типов логических узлов на отдельных блоках 4 контроля.

С блока 4. 1 контроля (j c m) на входы блока 3 подается пятиразрядный 20 двоичный код номера тест-программы контроля, хранящейся в блоке 2 памяти, которую необходимо подать на блок

4.1 контроля, и сигнал запроса информации. Блок 3 с приходом этих сигна- 25 лов организует обмен информацией блока 2 памяти только с блоком 4.1 контроля. С выходов блока 3 полученная с блока 4.1 контроля информация поступает на входы блока 2 памяти, в ко- ЗО тором по номеру отыскивается необходимая тест-программа контроля, и восьi миразрядное информационное слово, соответствующее восьмидорожечной перфоленте, выдается с выходов блока 2 памяти на блок 4. 1 контроля, причем седьмым разрядом информационного слова осуществляется синхронизация работы всего устройства. Блок 3 принимает тест-программу контроля и трансли- 4п рует ее семь разрядов в блок 4.1 контроля, с которого поступил сигнал запроса, а восьмой разряд используется

I для прекращения обмена информацией с блоком 4.1 контроля и подготовке 45 к обмену информацией с любым другим блоком 4. Блок 4.1 контроля осуществляет преобразование принятой с блока

2 памяти (в формате перфоленты) тестпрограммы контроля с целью задания операций, которые должны быть выполнены блоком 4.1 контроля для обеспечения контроля объекта 5.1 контроля.

Задание операций осуществляется с помощью соответствующего кода опера-. ции, размещенного на перфоленте..Код операции состоит из адресной части, занимающей 1-5 дорожки нечетной строки и 1-4 дорожки четной .строки пер23

6 фоленты (всего девять двоичных разрядов), и информационной части, занимающей 5-ю дорожку четной строки перфоленты (один двоичный разряд). Следовательно, код операции размещается в двух строках перфоленты и занимает всего десять двоичных разрядов. Веса пробивок в адресной части кода операции определяются из табл. 1.

Кроме основных операций, представленных на перфоленте кодом операции, имеются и вспомогательные операции, которые специальным кодом (двоичным) не кодируются: опрос — наличие пробивки в шестой дорожке нечетной строки перфоленты; синхросигнал — наличие пробивки в седьмой дорожке нечетной и четной строк перфоленты; конец тест-программы контроля— наличие пробивки в восьмой дорожке нечетной строки перфоленты.

Блок 4.1 контроля (фиг. 2) работает в режиме запроса тест-программы контроля с блока 2 памяти и в режиме контроля объекта 5.1 контроля.

В режиме запроса тест-программы контроля на выходах узла 7 формируется пятиразрядный код номера тест-про-, граммы контроля, которую необходимо ввести в узел 8 буферной памяти,обеспечивающий автономную работу блока

4.1 контроля, и сигнал запроса этой тест-программы. Кроме того, на управляющем выходе узла 7 синхронизации устанавливается. сигнал, разрешающий запись тест-программы контроля в узел 8 буферной памяти. Номер тестпрограммы поступает на входы блока 3 и подается на соответствующие входы узлов 22.1 совпадения (фиг; 3), а сигнал запроса подается на S-вход

RS-триггера 18.1, причем RS-триггеры

i8.1-18.m установлены в исходное нулевое состояние (не показаны). Импульсы с генератора 15 тактовых импульсов через элемент И 16 поступают на вход распределителя 17 импульсов, который своими выходами опрашивает элементы И-НЕ 19, т.е. разрешающий сигнал последовательно опрашивает все элементы И-НЕ 19.1-19.m, реализуя схему приоритета по выбору блока 4.! контроля. Сигнал запроса переводит триггер 18.1 в единичное состояние и при совпадении сигналов на элементе И-НЕ 19. 1 на соответствующий вход элемента И 16 поступает запрещающий

7 1564623 8 сигнал с выхода элемента И 19,1, прекращая поступление импульсов на вход распределителя 17. Распределитель

Импульсов остается в состоянии, соответствующем опросу i-ro блока контроля, запрещая прохождение сигналов запроса от остальных m-1 блоков контроля в блок 2 памяти. Сигнал запроса

<„. выхода элемента И 19.,1 через элемент НГ 20 поступает на управляющие

Ъ ходы узлов 22, и 29.1 совпадения и а i-и вход элемента ИЛИ 23. Разреающий сигнал на управляющем входе блока 22.i совпадения позволяет номе- 15 уу тест-программы контроля проходить через узел 22.i совпадения и поступать на соответствующие входы элементов ИЛИ 24-28, с выхода которых номер тест-программы контроля подается на выходы блока 3 и с них на входы блока

2 памяти. Сигнал запроса, поступивший Ha i-й вход элемента ИЛИ 23, про ходит на выход блока 3 и с него на оответствующий вход блока 2 памяти. 25 о получении блоком 2 памяти номера тест-программы контроля и сигнала запроса блок 2 памяти выдает на свои выходы построчно тест-программу контроля, которая принимается на соответ- 30 ствующие входы блока 3. Через подготовленный по управляющему входу узел 29.i совпадения шесть разрядов тест-программы контроля и синхронизирующий сигнал поступают íà х-е вы35 ходы блока 3, которые сс;единены с соответствующими входами блока 4.i контроля и, соответственно, с выходами узла 6 приема и накопления. Узел 6 приема и накопления преобразует перфоленточный формат кодов операций во внутренний формат кодов операций блока 4 ° i контроля, которые приведены в табл. 2. На выходах узла 6 приема и накопления формируется. одиннадцатиразрядная тест-программа контроля, в которой первые девять разрядов являются адресной частью кода операции, десятый разряд — информационная часть кода операции, одиннадцатый разряд — сигнал опроса. Синхронизирующий сигнал транслируется с входа на выход узла 6 приема и накопления.

Одиннадцатиразрядная тест-программа контроля и синхронизирующий сигнал

55 с узла 6 приема и накопления подаются на соответствующие входы узла 8 буферной памяти, подготовленного для записи узлом 7 синхронизации. По окончании тест-программы контроля на соответствующий вход блока 3 (фи;-.3) с выхода блока 2 памяти подается код операции конца тест-программы контроля К „, который проходит через подготовленный выходом элемента НЕ

28.i элемент И-HE 21.i и поступает на R-вход RS-триггер 18.i, перевоця его в исходное нулевое состояние, снимая таким образом сигнал запроса и номер тест-программы контроля с блока 2 памяти и запрещая прохождение тест-программы контроля н синхронизирующего сигнала через узел 29.i совпадения в блок 4.i контроля,, прекращая запись информации в узел 8 буферной памяти. Кроме того, RS-триггер 18.i снимает запрет с соответствующего вход- элемента И 16, разрешая обмен информацией блока 2 памяти с любым другим блоком контроля.

Суть каждой операции выполняемой блоком 4.i контроля заключается в следующем, 1. Операция K,. Эта операция разрешает режим коммутации, т.е. автоматическое разделение контактов объекта 5.i контроля на входные и выходные, причем после операции К 1 обязательно идет операция К вЂ” К

1 зьо соответствующая входным контактам, или К1 К Ь0 соответствующая Вы ходным контактам объекта 5.i контро ля. По этим операциям происходит собственно разделение контактов объекта 5.i контроля на входные и выходные соответственно.

2. Операция К . Эта операция разрешает режим маскирования, который заключается в запрете контроля выходных реакций объеКта 5.i контроля по каким-либо требуемым контактам (маскирование) или снятие этого запрета (размаскирование). После операции К язательно Hpeт операция K K> o соответствующая выходным контактам объекта 5.i контроля, которые необходимо замаскировать или K1< — К 0 соответствующая выходным контактам объекта 5.i контроля, которые необходимо .размаскировать. По этим операциям и происходит собственно маскирование или размаскирование выходных контактов объекта 5.i контроля.

Ф

3, Операция К „ Эта операция разрешает режим логических воздействий и сравнение выходных реакций объекта

5.i контроля на входные воздействия

9 15646 с эталонными. После операции К э э обязательно идет операция К„0 — К „, соответствующая входным воздействиям в виде логического нуля по соответствующему операции входному контакту, 5 или операция 1 60 соответствую щая входным воздействиям в виде логической единицы. Если соответствующий операции контакт объекта 5.i контроля является выходным, то эти операции задают эталонные. выходные реакции объекта 5.i контроля.

4. Операция К 6<. Эта операция разрешает режим импульсных воздействий на объект 5.i контроля, т.е. по ней осуществляется подготовка блока 4.i контроля к импульсному режиму. После операции К 6 обязательно идет операция К,o — К а, подготавливающая какой- 20 либо контакт или группу контактов соответствующих операций к приему импульсных воздействий в виде пачки импульсов с заданными параметрами.

Далее идет операция К б — К,, о6еспе-25 чивающая необходимый период следования импульсов B na Ke операция Кзэр K4gq обеспечивающая необходимую длительность импульсов в пачке, операция

К, — К, обеспечивающая необходимое 30 количество импульсов в пачке, и операция К 0, обеспечивающая запуск генератора тактовых импульсов в генераторе 9 импульсов, который и обеспечивает подачу импульсных воздействий

35 на объект 5.i контроля.

5. Операция К, — К «. По этим операциям к выходным контактам объекта

5.i контроля подключаются эквиваленты нагрузок для обеспечения контроля 40 объекта 5.i контроля под нагрузкой, причем эквивалент нагрузки закодирован в первых пяти разрядах адресной части кода операции.

6. Операция К я . Эта операция свидетельствует о том, что объект 5.i контроля проконтролирован по всей тест-программе контроля.

7. Операция К,„. По этой операции осуществляется контроль годности объекта 5.i контроля после подачи

50 на него определенных входных воздействий, т.е. по этой операции осуществляется сравнение выходных реакций объекта 5.i контроля с эталонными. граммам контроля

Тест-программа контроля состоит из наборов кодов операций (слов), разделенных между собой кодом К„„. Первое слово является коммутационным, по которому происходит разделение контактов объекта 5.i контроля на входные и выходные, причем это слово строго определенной длины, по числу узлов

14.i контроля в блоке 4.i ко>.троля.

В нем записываются коды операции K —

К 0о для входных контактов объекта

5.i контроля или для незадействованных в контроле узлов 14.i контроля, а для выходных контактов записываются коды операций К 8, — К ю в зависимости от необходимого эквивалента нагрузки.

Коды опЕраций К1 — K « записываются в строго определенном месте коммутационного слова, по номеру выходного контакта объекта 5.i контроля. Необходимо отметить, что каждый из кодов операций K < — K > «и K „— K.geo coo> ветствует только одному контакту объек-;, та 5.i контроля по номеру кода операии (1-360) . Последующие слова— нформационные. Они задают входные воздействия на объект 5.i контроля, а так же содержат эталонную информацию ответных реакций объекта 5.i контроля на входные воздействия.

Режим контроля делится на два под. режима: функциональный контроль и

8. Операция К,„. По этой операции прекращается ввод тест-программы контроля в узел 8 буферной памяти.

23 10

9. Операция К . Эта операция слу00 жит для кодирования того, что следующей идет операция К,„ при контроле объекта 5.i контроля под нагрузкой.

В режиме контроля узел 7 синхронизации выдает на узел 8 буферной памяти управляющий сигнал, разрешающий считывание информации из узла 8 буферной памяти. Кроме того, узел 7 синхронизации выдает синхронизирующий сигнал, который, поступая на узел 8 буферной памяти и формирователь 11 сигналов, осуществляет синхронизацию всего блока 4.i контроля и считывание тест-программы контроля из узла

8 буферной памяти. Тест-программа контроля с выходов узла 8 буферной памяти подается пооперационно на соответствующие входы формирователя 11 сигналов, на дешифратор 12 адреса и на узел 13 нагрузок в соответствии с синхронизирующим сигналом с узла 7 синхронизации. С каждым синхронизируюшим сигналом считывается только одна из операций согласно тест-про1564623

l2 контроль под нагрузкой. Работу блока

4.i контроля в режиме контроля рассмотрим на примере контроля по тестпрограмме, приведенной в табл. 3.

При функциональном контроле узел 13 нагрузок отключен и поступающая на его входы тест-программа контроля с узла 8 буферной памяти не реализуется.

1О

1-å слово. В исходном состоянии н выходе формирователя 11 сигналов присутствует сигнал, разрешающий реж м коммутации, который подается на соответствующий вход всех узлов 14.i контроля, подготавливая их к приему коммутационного слова. Адресная часть кода операции К,0 с выходов узла 8 буферной памяти подается на соответствующие входы двоично-десятичного де.— ш фратора 12 адреса, где дешифрируетс, и с соответствующего выхода (адресом) подается на вход выбранного

yçëà 14.1 контроля. Информационная асть кода операции подается на вход ормирователя 11 сигналов, откуда осле стробирования синхросигналом., оступающим с узла 7 синхронизации, Й преобразования в сигнал "Запись О." г оступает на соответствующий вход всех 30 узлов 14. i контроля. На „14. 1 контроля происходит совпадение сигиаЛов "Коммутация", "Адрес" и "Зайись 011. По этому совпадению узел

14.1 контроля готов на передачу воз35 действий на объект 5.i контроля. Ана,логичная операция происходит со всем и кодами операций, соответствующих фходным кочтактам объекта 5.i контроля . или незадействованным. По кодам операций, соответствующих выХодным контактам объекта 5. контроля (К, К4щ, К ч, Кsool совпадения на узлах 14.i контроля не происходит.

Эти узлы 14.3, 14 .5, 14.6 и 14.9 конт- 5 роля подготовлены к приему ответных

Реакций объекта 5.i контроля на входные воздействия, В конце коммутационного слова идут коды операций

К 00 и Код которые необходимы при контроле объекта 5.i контроля под нагрузкой. Сигнал "Опрос" „который выделяется на соответствующем выходе формирователя 11 сигналов по коду операции К первого слова, исклю55 чается в узле 7 синхронизации, обес.печивая запрет контроля годности объекта 5.i контроля до подачи на него входных воздействий.

2-е слово. В начале второго слова ! по тест-программам контроля идет код операции К 6, который, поступая на входы формирователя 11 сигналов, снимает с его выходов-и, соответственно, с входа узлов 14.i контроля сигнал коммутации, подготавливая узлы 14.i контроля; к передаче входных воздействий на объект S.i контроля и к приему его выходных реакций на эти вбэдействия. Адресная часть кода операции К, с выходов узла 8 буферной памяти подается на соответствующие входы дешифратора 12 адреса, где дешифрируется, и с соответствующего выхода адресом подается на вход выбранного узла 14.1 контроля. Информационная часть кода операции подается на вход формирователя 11 сигналов, откуда после стробирования синхросигналом, поступающим с узла 7 синхронизации, и преобразования в сигнал "Запись" i" поступает на соответствующий вход всех узлов 14.i контроля. На узле 14.1 происходит совпадение адреса и сигнала "Запись" i". По этому совпадению узел 14.1 контроля передает через соответствующий выход блока

4.i контроля на объект 5.i контроля логическое воздействие в виде логической единицы. Информация о логическом воздействии хранится в узле 14.1 контроля до ее смены согласно тест-программе контроля. По коду операции К 1 узел 14.3 контроля аналогично получает информацию о логической единице, но использует ее не для передачи на объект 5.i контроля, а для сравнения с получаемой от объекта 5.i контроля информацией, т.е. использует ее в качестве эталона. Аналогично происходит работа с кодами операций К>1, К 1, К 1, при этом К61 соответствует выходному контакту объекта 5.i контроля, так как в коммутационном слове на шестом месте стоит код операции

К >, соответствующий выходу. По коду операпии К0р с выхода формирователя

11 сигналов выделяется сигнал "Опрос", который формируется из одиннадцатого разряда тест-программы контроля с помощью синхросигнала и подается на соответствующий вход всех узлов 14.i контроля для определения короткого замыкания на входных контактах объекта 5.i контроля., на соответствующий вход узла 10 индикации для индикации текущего номера слова тест-программы

3-е слово. По коду операции К а аналогично второму слову на вход объекта 5.i контроля подается логическое воздействие в виде логического нуля или сигнал "Запись "0". С приходом кода операции К на входы формирователя 11 сигналов на. его вы1г

45 ходе появляется сигнал Импульсный режим", который поступает на соответствующий вход всех узлов 14.i контроля, на соответствующий вход генератора 9 импульсов и подготавливает их к работе.- Код операции К О (его адресная часть) поступает на входы дешифратора 12 адреса, где дешифрируется, и подается на вход соответствующего коду операции узла 14.2 контроля, который по совпадению адреса и сигнала "Импульсный режим" переключается на передачу импульсных воздействий . на объект 5.i контроля. Далее по

15646 контроля и на соответствующий вход узла 7 синхронизации для опроса состояний входов узла 7 синхронизации, на которые поступают в случае неисправности объекта 5.i контроля по

5 несравнению выходных реакций объекта

5.i контроля с эталонными, сигналы с соответствующих выходов узлов 14.i контроля, и для опроса состояний входов узла 7 синхронизации, на которые поступают, в случае неисправности объекта 5.i койтроля по короткому замыканию, сигналы с соответствующих выходов узлов 14.i контроля. Кроме того, ° . 15 сигналы о неисправности объекта 5.i контроля, если они присутствуют в данном слове, с выходов узлов 14.i контроля подаются на соответствующие входы узла 10 индикации для индикации неисправного контакта объекта 5.i контроля и вида неисправности (несравнение, короткое замыкание). В случае наличия неисправности на соот ветствующих входах узла 7 синхрониза ции по сигналу "Опрос прекращается вьдача синхросигнала с узла 7 синхронизации и, следовательно, прекращается считывание информации с узла 8 буферной памяти, т.е. прекращается процесс контроля, а на узле 10 индикации отображается номер слова, в котором присутствует неисправность, вид неисправности и неисправный кон такт объекта 5.i контроля. В случае отсутствия неисправности в данном

35 слове тест-программы контроль продолжается.

23 14 тест-программе контроля на дешифратор 12 адреса поступают адресные части кодов операций, соответствующие величине периода К эво, длительности К о,г, количеству импульсов в импульсном воздейс.твин К4,<, которые после дешифрации поступают на соответствующие входы генератора 9 импульсов и производят в нем необходимые установки. С приходом на входы дешифратора 12 адреса адресной части кода операции К4,О, запускающей импульсный режим, ее дешифрации генератор 9 импульсов по соответствующему входу получает разрешение íà работу и на его выходе выделяется управляющий сигнал, который поступает на вход узла 7 синхронизации и обеспечивает запрет вьдачи синхросиг нала на его выход, прекращая считывание тест-программы контроля. С соот-, ветствующего выхода генератора 9 импульсов заданные импульсные воздействия поступают на вход всех узлов 14.i контроля и проходят только через те узлы 14.i контроля, которые были подготовлены для импульсного режима по тест-программе. Соответствующий вход узла 10 индикации является входом осциллографа, которым можно проконтролировать импульсные воздействия на входах объекта 5 ° i контроля или импульсные реакции на его выходах. Па окончании импульсного режима на соответствующем выходе генератора

9 импульсов вьделяется управляющий сигнал, который, поступая на соответствующий вход всех узлов 14.i контроля, перекрывает их импульсные каналы. Кроме того, генератор 9 импульсов выделяет управляющий сигнал, который, поступая на соответствующий вход узла 7 синхронизации, разрешает вьдачу íà его выход синхросигнала и считывание тест-программы иэ узла 8 буферной памяти продолжается. Выполнение всех последующих операций в этом слове аналогично выполнению второго слова.

4-е слово. Код операции К б„ поступая на входы формирователя 11 сигналов, выделяет на его соответствующем выходе сигнал коммутации, который поступает на узлы 14.z. Koíòðîëÿ. По коду операции К 1 на соответствующем ему узле 14.4 контроля происходит совпадение сигнала Коммутация,адреса и сигнала "Запись "1" и узел 14.4 контроля

1564623 переводится из передающего входные воздействия на объект 5.i контроля в принимающий с него ответные реакции.

По коду операции К<0 на соответствующем ему узле 14.5 контроля происходит совпадение сигнала "Коммутация", адРеса и сигнала "Запись "0" и узел

14 5 контроля переводится из принима ощего ответные реакции объекта 5.i 1О контроля в передающий на него входные во действия. Это обеспечивает перекомму ацию объекта 5.i контроля, т.е. см ну назначения его контактов. Код операции К 6, поступая йа входы формирователя 11 сигналов, выделяет на ег1з соответствующем выхоце сигнал

"Маскирование", который поступает на уз ы 14.i контроля. По коду операции

K $ на соответствующем ему узле 14.9 20 контроля происходит совпадение сигнала! "Маскирование", адреса и сигнала

"Запись "0". По этому совпадению запрещается передача на выход узла 14.9 контроля сигнала неисправности по 25 не1сравнению в случае его наличия. Маскн рование сохраняется до его отмены (р азмаскирования) согласно тест-программе контроля. Дальнейший контроль объекта 5.i контроля по данному слову 3

1а 1алогичен контролю по предыдущим сповам.

5-е слово. Код операции К1 как и,в предыдущем слове, включает режим м скирования. По коду операции К>1

3S н соответствующем ему узле 14.9 контроля происходит совпадение сигнал "Маскирование", адреса и сигнала Запись "1". По этому совпадению вновь разрешается передача на выход узла 14.9 контроля сигнала неисправности по несравнению в случае его наличия, что обеспечивает размаскирование. Дальнейший контроль объекта 5. контроля по данному слову аналогичен контролю по предыдущим словам.

С приходом на входы формирователя

11 сигналов кода операции K « He era ! соответствующем выходе выделяется сигнал "Конец массива", который поступает на вход узла 7 синхронизации, где снимает режим считывания и прекращает в дачу синхросигнала — считывание тестп рограммы контроля прекращается и на 55 этом процесс контроля объекта 5.i контроля прекращается. Кроме того, сигнал массива поступает на соответствующий вход узла 10 индикации, для индикации того, что объект 5.i контроля годен.

В каждом (i+1)-м слове записываются только изменения кодов операций по отношению к i-му слову,, так как информация о кодах операций сохраняется в узлах 14.i контроля до смены ее согласно тест-программе. !

Отличие режима контроля под нагрузкой заключается в том, что узел 7 управления по сигналу "Конец массива не прекращает. считывания тест-программы контроля из узла 8 буферной памяти, а подает ее циклически на объект 5.i контроля. Кроме того, в работе участвует узел 13 нагрузок, который принимает с узла 8 буферной памяти первые пять разрядов адресной части кодов операций К, — К щ, которые являются кодом величины эквивалента нагрузки, которую необходимо подключить к выходному контакту объекта

5,i контроля. На соответствующие входы узла 13 нагрузок с выходов формирователя 11 сигналов поступают сигналы "Запись 0" и "Запись 1" согласно тест-программе контроля. С приходом первого сигнала ".Запись 1", соответ ствующего первому выходу объекта 5.i контроля, или соответственно коду операции К (табл. 3) по коду величины. эквивалента нагрузки к выходу узла 14.3 контроля (код операции К в коммутационном слове стоит на третьем месте) через соответствующий нагрузочный вход узла 13 нагрузок подключается эквивалент нагрузки и тестпрограмма контроля далее поступает на объект 5.i контроля. В течение про.

1хождения тест-программы контроля узел 13 нагрузок сигналом "Опрос", поступающим с выхода формирователя 11 сигналов по кодам операции К „ на .его соответствующий вход, осуществляет контроль логического уровня, присутствующего на контролируемом выходном контакте объекта 5. i. контроля.

Если контролируемый уровень находится в допустимых пределах, то сигнал

"Конец массива" с выхода формирователя 11 сигналов по коду операции

К 4 подается на соответствующий вход узла 13 нагрузок и узел 13 нагрузок подготавливается к подключению эквивалента нагрузки. на следующий по тест-программе контроля выходной контакт объекта 5.х контроля, соответствующий коду операции К . Тест-про17

15646 грамма контроля подается на объект .

5.д контроля столько раз, сколько выходов необходимо контролировать под нагрузкой. С приходом после сигнала

"Запись 1" кода операции К или соответствующего ему сигнала "Запись

"0" и кода операции K „ или соответствующего ему сигнала опрос на узел

13 нагрузок на его соответствующем выходе выделяется управляющий сигнал, поступающий на вход узла 7 синхронизации, и выдача синхросигнала на его выход прекращается, прекращая контроль. Кроме того, этот управляющий сигнал поступает на соответствующий вход узла 18 индикации для индикации годности объекта 5.i контроля в режиме под нагрузкой. Если контролируемый уровень какого-либо выходного контак- 20 та объекта 5.i контроля выходит иэ допустимых пределов, то управляющий сигнал с выхода узла 13 нагрузок, поступая на вход узла 7 синхронизации, прекращает контроль, а с соответствующего выхода узла 13 нагрузок информация о неисправном контакте объекта

5.i контроля поступает на вход узла 10 индикации для индикации вида неисправности (неисправность по нагрузке) и индикации неисправного контакта объекта 5.i контроля.

Узел 7 синхронизации может выдавать синхросигналы на свой управляющий выход различной частоты, что обеспечивает KQHTpoJIb объекта 5.1 конт3S роля на различных частотах тест-программы контроля.

В режиме "Цикл" узел 7 синхронизации запрещает останов тест-програм„40 мы контроля по сигналу Конец массива и тест-программа циклически подается на объект 5.i контроля.

Узел 6 приема и накопления (фиг.4) работает следующим образом. На первые 45 шесть входов узла подается потактно синхронно с сигналом синхронизации, поступающим на седьмой вход, тестпрограмма контроля с блока 2 памяти. .В исходном состоянии все триггеры уз- Я

ha находятся в нулевом состоянии. Информация с первого — шестого входов подается на D-входы соответствующих

D-триггеров. Синхросигнал проходит через подготовленный инверсным выходом счетного триггера 30 элемент И-HF. 32 и по заднему фронту осуществляет по соответствующим С-входам запись первого разряда информации в D-триггер 33, 23 18 второго разряда в 0-триггер 34, третьего разряда в D-триггер 35, четвертого разряда в D-триггер 36, пятого разряда в D-триггер 37 и шестого разряда в D-òðèããåð 43. По заднему фронту синхросигнала счетный триггер 30 переключается в единичное состояние, перекрывая элемент И-НЕ 32 и открывая грямым выходом элемент И-НЕ 31. Второй синхросигнал проходит через подготовленный элемент И-HE 31 и задним фронтом по соответствующим С-входам осуществляет запись следующей шестиразрядной информации, причем первый разряд записывается в D-тгиггер 38, второй разряд — в 0-триггер 39, третий разряд — в ц-триггер чС, четвертый разряд — в D-триггер 41, пятый разряд — в D-триггер 42. Задним фронтом синхросигнала счетный триггер 30 переключается в нулевое состояние, перекрывая элемент И-НЕ 3 1 и подготавливая элемент И-НЕ 32 к работе.

Этот -роцесс повторяется циклически, осуществляя развертывание двухтактHGH информации с блока 2 памяти в одиннадцатираэрядную однотактную информацию для приема ее в узел 8 бу ферной памяти. Информация выдается на первый-одиннадцатый выходы узла 6 приема и накопления с прямых выходов соответствующих Э-триггеров, а синхросигнал транслируется с седьмого входа на двенадцатый выход.

Узел 7 синхронизации (фиг. 5) обеспечивает два режима работы устройства: режим запроса информации из блока 2 памяти и режим считывания информации из узла 8 буферной памяти.

В режиме запроса информации на триггерах 63 с помощью переключателей

64 выставляется пятиразрядный код номера запрашиваемой тест-IIpoI pa em контроля. Одиночный импульс, вырабатываемый формирователем 44 одиночного импульса, подается íà S-вход НЯ-триггера 48 и устанавливае - eI o в едини *— ное состояние. Первый импульс генера- тора 45 тактсвых импульсов через делитель 46 частоты и переключатель 66 поступает на вход элемента И-HE 49, открытый подругому входу прямым выходом триггера 48, инверсный выход которого устанавливает триггер 53 по первому S-входу в единичное состояние. Сигнал с выхода триггера 53 поступает на управляющий выход блока, разрешая режим запроса информации.

4623

19

156 мпульс с выхода элемента И-НЕ 49

Оступает на выход блока, обеспечивая запрос информации, а по заднему фронту переводит триггер 48 в исходНОЕ нулевое состояние, прекращая поступление импульсов с генератора 45 тактовых импульсов на выход блока.

Режим считывания информации. Ими льс, вырабатываемый формировател м 59 одиночного импульса, через э емент И 61 подается на S-вход тригг ра 53 и устанавливает его в нулевое с стояние, разрешая режим считыван я. Сигнал с инверсного выхода тригг ра 53 подается на вход элемента И

5, на другие входы которого поцаютс разрешающие сигналы с инверсного в 1хода триггера 54 и с прямого выхода т иггера 56, разрешая прохождение импульсов с генератора 45 тактовых импульсов через элемент И 57 на управляющий выход узла, нри этом, задавая р!азличные коэффициенты деления делит еля 46 частоты с помощью переключач теля бб, можно получить различные астоты считывания информации. Состоя ние триггера 54 подтверждается по

8-входу импульсами, поступающими через элемент И-НЕ 50, при условии, что

На третьем входе узла нет запрешающег сигнала. При подаче запрещающего сигнала в случае импульсного режима на

«1ход элемента И-HE 50 и на S-вход триггера 54 последний переводится в диничное состояние, запрещая своим нверсным выходом прохождение такто1 вых импульсов на управляющий выход

1 лока. После окончания импульсного ре

Фима первый же тактовый импульс переводит триггер 54 в исходное нулевое

Состояние и выдача тактовых импульсов

На управляющий выход узла продолжается. Сигналы "Опрос" поступают на вход элемента И-HE 51, закрытого в

ИсхОдном сОстОянии инверсным вшхОдОм триггера 58, и на вход элемента HE

55. Первый же сигнал "Опрос" задним фронтом через элемент HE 55 переводит триггер 58 в нулевое состояние, подготавливая элемент И-НЕ 51 к приему последующих сигналов "Опрос". В случае наличия хотя бы одного сигнала о неисйравности на входах элемента

И-НЕ 47 сигнал опроса проходит. через элемент И-HE 51, элемент И-НЕ 52 и поступает на С-вход триггера 56, переводя его в нулевое состояние и запрещая прохождение тактовых импульсов

30 о

40 на управляющий выход узла. Если на входы элемента И-HE 47 не поступают сигналы о неисправности, то считывание тест-программы контроля из узла 8 буферной памяти продолжается до прихода на вход узла 7 синхронизации сигнала "Конец массива, который, поступая на второй S-вход триггера 55, переводит его в единичное состояние, прекращая режим считывания. Режим читывания можно производить циклиески, для чего переключатель 65 выключается и сигнал "Конец массива" поступает через элемент И-НЕ 60, элемент 62 задержки, элемент И 61 на

R-вход триггера 53, включая режим считывания. Сигнал с выхода элемента

И-НЕ 60 используется для автоматической установки в исходное состояние всего устройства (цепи установки в исходное состояние устройства для упрощения схем не показаны). Величина задержки элемента 62 задержки выбирается исходя из времени, необходимого для установки всего устройства в ис-ходное состояние. Для прекращения циклического считывания информации необходимо вновь включить переключатель 65. При контроле объекта 5.i контроля под нагрузкой переключатель

65 находится в выключенном положении и считывание информации происходит циклически. С приходом на вход элемен та И-НЕ 52 сигнала о конце контроля под нагрузкой он проходит через элемент И-НЕ 52 и поступает на С-вход триггера 56 и переводит его в нулевое состояние, прекращая считывание информации, и режим контроля под нагрузкой прекращается.

Узел 8 буферной памяти (фиг. 6) работает следующим образом. В исходном состоянии счетчик 67 и регистр

74 обнулены, а триггеры 70 и 73 находятся в единичном состоянии. Схема, построенная на триггерах 70 и 73, элементе НЕ 68, элементе И-HE 72 и элементе И 73, выделяет из тактовой частоты, поступающей на вход узла при записи информации, каждый нечетный импульс, за исключением первого. На вход данных элемента 71 оперативной памяти поступает одиннадцатиразрядный код, который необходимо записать.Каждый выделенный нечетный импульс поступает на вход элемента И 75, второй вход которого подготовлен потенциалом с управляющего входа узла, и че2l 15646 рез элемент И 75 и элемент ИЛИ-НЕ

78 поступает на вход выборки элемента

71 оперативной памяти, осуществляя запись информации по переднему фронту, и на счетный вход двоичного счетчика

67. При этом сигнал с управляющего входа через элемент НЕ 69 поступает на вход запись-чтение элемента 71 оперативной памяти, разрешая запись информации по адресу ячейки элемента

71 оперативной памяти, который определяется состоянием выходов счетчика

67. По заднему фронту импульса с выхода элемента ИЛИ-НЕ 78 счетчик 67 увеличивает свое состояние на единицу, подготавливая элемент 71 оперативной памяти к приему следующей информации, Запись информации продолжается до прекращения поступления так- 20 тавых импульсов на схему выделения каждого нечетного импульса, а также до снятия на управляющем входе сигнала разрешающего запись.

При считывании информации на вход запись-чтение элемента 71 оперативной памяти с управляющих входов поступают разрешающий считывание сигнал и тактовые импульсы, которые через эле- 30 мент ИЛИ-НЕ 78 поступают на вход выборки элемента 71 оперативной памяти и на счетный вход счетчика 6?, а через элемент 77 задержки — на С-вход регистра 74. Двоичный счетчик 67 на адресных входах элемента 71 оперативной памяти устанавливает адрес ячейки, из которой необходимо сосчитать информацию (в исходном состоянии— нулевой адрес). На выходах элемента 4О

71 оперативной памяти выделяется одиннадцатиразрядный код, который поступает на D-sxoga> регистра 74 и передним фронтом импульса по С-входу записывается в регистр. Величина задержки элемента 77 задержки выбирается исходя из времени, необходимого для установления информации на выходах блока 71 оперативной памяти. Задним фронтом импульса с выхода элемента ИЛИ-НЕ 78 счетчик 67 увеличивает свое состояние на единицу, подготавливая следующую ячейку элемента 71 оперативной памяти к чтению. Считывание информации происходит до снятия с управляющих входов режима считывания. Использование узла 8 буферной памяти позволяет блокам 4.i контроля работать в автономном режиме после

23 22 считывания информации с блока 2 памяти, Генератор 9 импульсов (фиг. 7) работает следующим образом. На входы элементов И-НЕ 79-81 и элемента И 82 поступает разрешающий импульсный режим сигнала, подготавливая их к приему адресов, соответствующих необходимому периоду, длительности импульсов и количеству импульсов в пачке. Каждой величине периода и длительности соответствует свой определенный адрес.

Адрес, соответствующий периоду, через элемент И-НЕ 79.i записывает " 1" в соответствующий разряд ре "истра 83, а адрес соответствующий длительности, через элемент И-НЕ 80.= записывает 1 в соответствующий разряд регистра 84. Адреса, соатветствуюшие величине па жи. через элементы И вЂ” HE

81. записывают "1" в соответствующие разряды регистра 85.х. С:;рихадом адреса., соответствующего пуску генератора. на элемент И 83 с его выхода выделяется сигнал, который, поступая на С вЂ вх триггера 99, переводит его в нулевое состояние (в и ходнам сасв таянии триггер 99 установлен в

Сигнал с прямого выхода триггера 99 служит для прекращения считывания информации с узла 3 буферной памяти на время импульснога режима. Своим ин версным выходом триггер 99 разрешает поступление частоты с генератора 98 тактовых импульсан через элемент И

100 на С вЂ вхо триггеров 94-96. В исходном состоянии в триггер 94 записана "1", которая начинает сдвигаться да совпадения на элементе И 86.i c

"1", записанной в регистре 83, причем до этого момента сдвига информации в триггерах 96 не происходит, так как они в исходном состоянии находились в "0 . Пр-х совпадении на элементе И

86,i элемент ИЛИ-ИЕ 89 выделяет сигнал, который, пос упая на Е-вход триг гера 93, переводит ега в единичное состояние, формируя передний фронт вы ходного импульса, Кроме того, этот сигнал через элемент HE 92 поступает на D-входы триггеров 94 и 96.1, и следующим тактовым импульсом с генератора 98 тактовых импульсов эти триггеры устанавливаются в 1, а на элементе И 86.i гропадает совпадение. Следующими тактовыми импульсамн сдвиг "1" происходит уже и по триггерам 96, и так как код, записанный

23 1564623 24 в регистре 84, заведомо меньший записанного в регистре 83 (величина длительности импульса меньше величины периода), то совпадение на элементе И

87.i наступает раньше, чем на элементе И 86.i. Элемент ИЛИ-НЕ 90 выделяет сигнал, который, поступая на R-вход

aIðèããåðà 93, переводит его в исходное

11улевое состояние, формируя задний фронт выходного импульса. По тригге1 ам 95 продолжается сдвиг "1" до совадения на элементе И 86.i т.е. роцесс повторяется циклически и на

ыходе генератора 9 импупьсов выдеяется импульсная последовательность заданными параметрами. Выходные имульсы поступают на С-вход двоичного четчика 97, где подсчитываются до совпадения на элементе 88 сравнения

1 заданным на регистре 85 числом. При овпадении элемент 88 сравнения выдеяет сигнал, который поступает на формирователь 91 одиночного импульса, импульс с выхода которого осуществляет начальную установку генератора 9 импульсов, а также поступает на выход генератора для установки цепей им«пульсного режима в узлах 14.i контроля. Триггер 99 устанавливается в еди ничное состояние, перекрывая своим

,инверсным выходом элемент И 100, а прямым выходом разрешает дальнейшее считывание информации с узла 8 буферной памяти. Генератор 9 импульсов обеспечивает в устройстве работу импульсного режима.

Узел 10 индикации (фиг. 8) рабо,тает следующим образом. Сигналы о неисправности по несравнению объекта

}5.i контроля поступают на соответствующие входы узла 10 индикации и подаются на соответствующие входы элементы И-НЕ 101 и на первые входы соответствующих элементов 106.1-106,.п.

Сигналы о неисправности по короткому замыканию объекта 5.i контроля поступают на,соответствующие входы узла

10 индикации и подаются на соответствующие входы элемента И-НЕ 102 и на вторые входы соответствующих элементов 106.1-106.п. Сигналы о неисправности о нагрузке объекта 5.1 контроля поступают на соответствующие входы узла 10 индикации и подаются на соответствующие входы элемента И-НЕ 103 и на третьи входы соответствующих элементов 106.1-106.п. Каждый из элементов И-HE 106.1-106.п соответствует контакту объекта 5.i контроля, и если присутствует хотя бы одна неисправность, которая подается уровнем

5 логического нуля на соответствуюЭ щих выходах элементов 106.1-106.n появляется уровень логической единицы, который подается на соответствующий вход элемента 111 индикации, где загорается светодиод, соответствующий неисправному контакту объекта 5.1. контроля.

Если присутствует сигнал хотя бы одной неисправности на входах элемента И-НЕ 101, то положительный сигнал с его выхода подается на вход элемента 112 индикации, где зажигается светодиод, сигнализирующий о неисправности по несравнению.

20 Если присутствует хотя бы одна неисправность на входах элемента И-НЕ

102, то положительный сигнал с его выхода подается на вход элемента 112 индикации, где зажигается светодиод, 25 сигнализирующий о неисправности по короткому замыканию.

Если неисправностей на входах этих элементов нет, то на их выходах присутствует низкий уровень, который, проходя через элементы 107 и 108, поступает на входы элементы И-НЕ 114, разрешая прохождение через него сигнала Конец массива, который поступает на вход узла 10 индикации и по35 дается через элемент НЕ 104 на вход элемента И-НЕ 114, проходит через него и элемент И-НЕ 115 на С-вход Dтриггера 116, который был в исходном состоянии в "1", и по переднему фрон40 ту переводит его в нулевое состояние, так как его D-вход соединен с общей шиной устройства, Положительный сигнал с инверсного выхода D-триггера

116 поступает на вход элемента 112

45 индикации, где зажигается светодиод, сигнализирующий о том, что объект

5.i контроля годен.

В режиме контроля под нагрузкой элемент И-НЕ 114 закрыт нулевым потенциалом с переключателя 113, у котоого переключающий контакт соединен общей шиной устройства, а замыкающий контакт подключен к входу элемента И-НЕ 114, и сигнал "Конец масси55 sa He проходит В swoN режиме если на входе элемента И-НЕ 103 появляется хотя бы одна неисправность, то положительный сигнал с его выхода подается на вход элемента 112 индика25

15 ции, где зажигается светодиод, сигнализирующий о том, что объект 5.i контроля не годен по нагрузке. Если неисправности нет, то на выходе элемента И-НЕ 103 присутствует нулевой уровень, который через элемент НЕ 109 подается на вход элемента И-НЕ 110, разрешая прохождение через него сигнала, свидетельствующего о конце режима контроля под нагрузкой который

3 поступает на вход узла 10 индикации и через элемент НЕ 105 подается на вход подготовленного элемента И-НЕ

110, с выхода которого сигнал через элемент И-НЕ 115 гоступает на С-вход

D-триггера 116, переключает его в нулевое состояние, зажигая светодиод в элементе 109 индикации, что свидетельствует о годности объекта 5.i контроля ° Сигналы "Опрос" поступают на счетный вход дноично-десятичного счетчика 118, где подсчитываются, и через дешифратор 119 выводятся в элемент 120 индикации для индикации текущего слова тест-программы контроля.

Для контроля н импульсном режиме в узле 10 индикации предусмотрен осциллограф 117, выход которого подключается к контролируемой точке объекта 5.i контроля, Второй вход осциллографа подключен к общей шине устройства.

Формирователь 11 сигналов (фиг.9} работает следующим образом. На вход формирователя 11 сигналов поступает одиннадцатиразрядный код, который подается на входы шифратора 122. Шифратор 122 служит для .выделения управляющих сигналов, определяющих режимы работы блока 4.i контроля: сигнал "Маскирование", который поступает на вход элемента И-НЕ 124, сигнал

"Логические воздействия", который поступает на вход элемента И-НЕ 126, сигнал "Импульсный режим", который поступает на вход элемента И-НЕ 127, сигнал "Конец массива", который поступает на вход элемента И-НЕ 128.

Каждому сигналу соответствует свой определенный код. Десятый разряд входного кода служит для формирования сигналов "Запись "1" и "Запись

"0"! и подается на вход элемента И

129 через элемент НЕ 123 и на вход элемента И 130, Одиннадцатый разряд кода служит для формирования сигнала !!

" Опрос и подается на вход элемента

64623

И 131. Тактовая частота подается на вход формирователя 11 сигналов и через элемент 121 задержки стробирует элементы И-НЕ l24-128 и элементы И

129-131 Величина задержки выбирается исходя из времени, необходимого для установки сигналов на выходах шифратора 122. В исходном состоянии триггер 133 находится в единичном состоянии, а триггеры 132 и 134 — н нулевом.

Сигналы с выходов элементов И-НЕ 124126 и 127, поступают íà S-âõîäû соответствующих триггеров и устанавливают их н единичное состояние, причем каждый из этих сигналов устанавливает н нуленое состояние дна других триггера, а сигнал с выхода элемента И-НЕ

125 устанавливает нсе триггеры в ну20 левое состояние, т.е, в данный момент времени возможен только один из режимон. Сигнал Маскирование выделяется на триггере 132,сигнал коммутации — на триггере 133, сигнал "Им25 пульсный режим" — на триггере 134, сигнал Конец массива!! — на элементе

И-НЕ 128, сигнал "Запись "0" — на элементе И 129, сигнал "Запись "1"— на элементе И 130, сигнал "Опрос" на элементе И 131.

Узел 13 нагрузок (фпг. 10) работает следующим образом. В режиме контроля под нагрузкой переключатель 135 находится н разомкнутом состоянии. Сигналы Запись О поступают на вход элемента И-HE 136, а сигналы "Запись

"1" — на вход элемента И-НЕ 137, с выходов которых они через элемент ИНЕ 138, через элемент И-НЕ 142, от40 крытый прямым выходом триггера 139, поступают на вход двоичного счетчика

i44 где подсчитываются. С приходом первого же сигнала "Запись "1" на вход элемента И-НЕ 137 триггер 139 по зад-.

45 нему фронту этого сигнала переключается в нулевое состояние, перекрывая своим прямым выходом элементы И-НЕ

142 и 150„ а также включает дешифратор 151. Сигналсм с инверсного выхода этого триггера н регист; 14f осуществляется запись кода эквивалента нагрузки, которую необходимо подключить к выходу объекта 5.i контроля.

Выходы дешифратора 151 соединены с соответствующими входами блока 158 коммутатора, В блок 158 коммутатора входят реле и их усилители по числу контактов объекта 5.i контроля. Обмотки реле одним концом подключены к

27 I 564623

28 пИтанию, а другим через усилитель к соответствующим выходам дешифратора 151. Реле имеют нормально разомкнутые контакты. Замыкающие контакты всех реле объединены и соединены с вХодами компараторов 148 и 149, а также с выходами генераторов 169-173 тока. Замыкаемые контакты всех реле подключены к соответствующим контактам объекта 5.i контропя. Таким обр зом дешифратор 151 включает одно р ле из всех реле блока 158 коммутатора, соответствующее коду, записаннс му в счетчике 144. Требуемая величи-15 н нагрузки задается током, вырабатыв емым генераторами 169-173 тока, т ки которых распределены но следующему закону: I = I 2", если на вь ходах элементов И 159-163 — логи2О ческая единица, а ка выходах элемен— тов И 164-168 — логический нуль, I

К-1

I 2, если »а выходах элементов

И 159-163 — логический нуль, а на выходах элементов И 164-168 — логическая единица, 1 х = О, если на выходах этих элементов — логический нуль.

Пфи этом I — ток k-го генератора тОка; Ео — нормированный максимальный входной ток элемента ТТЛ логики, 3> подключенного к выходу элемента, . имеющего нулевое состояние; То — нормированный максимальный входной ток элемента ТТЛ логики, подключенного к выходу элемента, имеющего нулевое состояние, 1с = 1,2,3,4,5. 35

Величина нагрузки задается с регнстра 141 в двоичном коде, подаваемом на соответствующие входы элементов И 159-168, а направление тока (нагрузка для "О", нагрузка дпя "1") уСтройство определяет автоматически.

Для этой цели служат компараторы 148 и 149 и источники 146 и 147 эталонного уровня. Если напряжение на контакте объекта 5.i контроля меньше уровня "011, т.е. выход исследуемого контакта имеет низкий потенциал, на выходе компаратора 148 присутствует логическая единица, а на выходе компаратора 149 — логический нуль, при этом генераторы тока вырабатывают втекающий ток соответствующей величины. Если напряжение на контакте объекта 5.i контроля больше уровня " 1" (высокий потенциал), на выходе ком55 паратора 148 — логический нуль, а на выхоДе компаратора 149 — логическая единица, при этом генераторы тока вырабатывают вытекающий ток. Если напряжение на контакте объекта 5.i контроля находится между уровнями

t1 1t 11 11

0 и 1, то на выходах обоих компараторов присутствуют логические нули, генераторы тока не вырабатывают, а на входах элемента И-НЕ 157 с выходов элементов НЕ 153 и 154 появляются логические единицы, свидетельствующие о неисправности исследуемого объекта 5.i контроля. На третий вход элемента И-НЕ 157 поступает сигнал "Опрос", и в случае совпадения на входах элемента И-НЕ 157 выдается через элемент И 155 на выход сигнал, который прекращает контроль под нагрузкой, а сигнал с выхода дешифра,тора 151 поступает в узел 10 индика ции для индикации неисправного по нагрузке выхода объекта 5.i контроля.

В случае несовпадения на входах элемента И-НЕ 157 выходной сигнал не вырабатывается и контроль продолжается. С приходом на S-вход триггера

140 сигнала "Конец массива" триггер

140 устанавливается в единичное состояние и открывает своим прямым выходом элемент И-НЕ 143.. Вйовь с начала тест-программы контроля на входы узла 13 нагрузок подаются сигналы "За11 пись 1 которые теперь проходят через элемент И-НЕ 143 и подсчитываются на двоичном счетчике 145. При совпадении кодов, записанных в счетчиках

144 и 145, на элементе 152 сравнения формирователь 156 одиночного импульса выделяет импульс установки в исходное состояние триггеров 139 и 140 и счетчика 145. При этом элемент И-НЕ

143 закрывается, прекращая доступ в счетчик сигналов "Запись "О" и "Запись "1", элемент И-НЕ 142 открывается, а дешифратор 151 выключается и обесточивает реле в блоке 158 коммутатора. Контакты реле размыкаются и отключают контакт объекта 5.i контроля от генераторов тока. Сигналы

"Запись "О" и "Запись "1" поступают на вход счетчика 144, где прибавляются к ранее подсчитанным, до следующего прихода сигнала "Запись 1", после чего процесс контроля иод нагрузкой повторяется для следующего выходного контакта объекта 5.i контроля.

В случае, если после сравнения кодов на элементе 148 сравнения поступает аигнал "Опрос" до прихода сигнала

"Запись 1", то он проходит через от29 156 крытый прямым выходом триггера 139 элемент И-HE 158 и поступает на вход элемента И 155, выход которого сигнализирует о том, что процесс контроля под нагрузкой завершен.

Узел 14.i контроля (фиг. 11) работает следующим образом. В исходном состоянии триггеры 184-187 и 189 находятся в нулевом состоянии. Элементы И 190 и И-НЕ 191 с открытым коллектором закрыты прямым выходом триггера 185, и-второй выход узла 14;i контроля находится в высокоимпедансном состоянии. При считывании тестV программы контроля из узла 8 буферной памяти вначале идет коммутационный тест и на входах элементов И-НЕ

179 и 180 присутствует разрешающий потенциал, а на входах элементов И-НЕ

181-183 — запрещающий потенциал, который также через элемент НЕ 174 подается на входы элементов И-НЕ 177 и

178. На входы узла 14.i контроля поступают адреса контактов объекта 5.i контроля, соответствующие входным, и сигналы "Запись "0", которые через открытый элемент И-НЕ 179 подаются на

S-вход триггера 185 и переводят его в единичное состояние, подготавливая 3 элементы И 190 и И-НЕ 199 с открытым коллектором к приему информации с триггера 184 через элементы И 192 и

193, элемент ИЛИ-HE 197 и элемент НЕ

203, кроме того, подготавливается триггер 189 к работе. По окончании коммутации формирователь 11 сигналов вырабатывает разрешающий сигнал только для элементов И-HE 177 и 178, другие входы этих элементов подготовлены выходами элементов НЕ 175 и 176. На входы элементов И-НЕ 177 и 178 подаются адреса и сигналы "Запись 0" и

"Запись 1", которые по совпадению передаются на 8- и R-входы триггера 184, 4 устанавливая его в единичное или нулевое состояние, которое передается на выход узла 14.i контроля, задавая входные воздействия логического нуля или логической единицы на вход объекта 5.i контроля при условии, что он является входным. Логическая единица формируется генератором 204 уровня логической единицы, настроенным на резисторах 195, 198 и 200, п-р-п-тран-, > зисторе 201 и задатчике 199 опорного напряжения. Логический нуль формируется на выходе элемента И-ИЕ 191 с открытым коллектором. Информация с

4623 30 прямого плеча триггера 184 поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 196 для сравнения с информацией на контак5 те объекта 5.i контроля, которая подается на другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 196. При несовпадении этих уровней, если контакт объекта

5.i контроля входной, что может случиться в случае замыкания, например, на шины земли или питания, сигнал несравнения поступает на D-вход триггера 189 и по приходу сигнала "Onpoc" переводит его в единичное состояние и своим инверсным выходом триггер 189 перекрывает элемент И

190 и элемент И-HE 191 с открытым коллектором, переводя выход узла

14.i контроля в высокоимпедансное

| состояние и предохраняя его от выхода из строя. Кроме того, триггер 189 сигнализирует о неисправности обьекта 5.i контроля по входу и подача тест-программы контроля прекращается, а сигнал с выхода триггера подается для индикации неисправного контакта на соответствующий вход узла 10 индикации. Если несравнение произошло по выходному контакту, т.е. если

0 триггер 185 находится в нулевом состоянии, сигнал несравнения через элемент И-НЕ 202 выдается на выход узла

14.i контроля для индикации неисправного выходного контакта и также для останова тест-.программы контроля °

В случае если контакт объекта контУ роля необходимо перекоммутировать, т.е. изменить принадлежность контак1 та с входного на выходной или наобо0 рот, на вход элемента НЕ 17 и, соответственно, на входы элементов И-НЕ

179 и 180 поступает разрешающий потенциал. В зависимости от поступления сигнала Запись 0 или Запись

5 "1" на входы элементов И-НЕ 179 и 180 триггер 185 устанавливается в единичное или нулевое состояние, открывая или закрывая элементы И 190 и И-HE 191 с открытым коллектором.

0 Если необходимо замаскировать выходной контакт объекта 5.i контроля, т.е. не сравнивать его выходной уровень с эталонной информацией, записанной в триггере 184, на входы зле> ментов НЕ 175, И-НЕ 181 и 182 подается разрешающий потенциал..По совпадению на входах элемента И-НЕ 181 адреса и сигнала "Запись "0" триггер

186 переводится в единичное состоя31 156462 ние и его инверсный выход перекрывает элемент И-HE 202, запрещая выдачу сигнала несравнения на выход узла

1 4.i контроля. При необходимости раз° 5 маскирования контакта объекта 5.i контроля совпадение происходит на входах элемента И-НЕ 182 и триггер 186 переводится в нулевое состояние, отк рывая элемент И-НЕ 202. При необходимости подачи на контакт объекта 5.i контроля импульсного воздействия на вход элементов HE 176 и И-НЕ 183 поается разрешающий сигнал. По-приходу а.реса контакта объекта 5.i контроля, о которому необходимо подать импульсное воздействие триггер 187 устанав9 ливается в единичное состояние и пря>gtM выходом разрешает прохождение импульсного воздействия через элемент 20

-НЕ 188 и далее через элемент НЕ

194, элементы И 192 и 193, ИЛИ-НЕ "!97, BE 203, И 190 и И-НЕ 191 с открытым оллектором на объект 5.i. контроля.,,ричем в зависимости от того, что бы- 25

Мо записано предварительно в триггер

184, на выходе узла 14.i контроля ормируются положительные или отрицат ельные импульсы. По окончании импульс ного режима íà R-вход триггера 187 30 оступает сигнал., который переводит триггер 187 в исходное нулевое состояЙие, прекращая подачу импульсных возДействий на объект 5.i контроля. Сигналы с выходов элементов HE 174-176 запрещают запись информации в триггер

1 84 в режимах коммутации„, маскироваНия и импульсном режиме.

Формула изобретения

1. Многоканальное устройство тес t îâîão контроля .погических узлов, Содержащее блок памяти, блок коммутации и m блоков контроля, причем пер- 45

Эый выход 1. — и группы информационных выходов блока коммутации соединен с

Входом синхронизации i-го блока контроля, где i = Г,т, остальные выходы

:1-й группы информационных выходов бло- 5О ка коммутации соединены с группой информационных входов i-го блока контроля, группа входов-выходов i-ro блока контроля является i-й группой

Входов-выходов устройства для под55 ключения к входам-выходам i-го объекта контроля, группа выходов номера тестовой программы i-ro блока контроля соединена с i-1 группой информа3 32 ционных входов блока коммутации, управляющий вход которого соединен с первым выходом группы информационных выходов блока памяти, информационные выходы блока памяти, кроме первого соединены с (m+1)-й группой информационных входов блока коммутации, причем блок контроля содержит узел приема и накопления, узел синхронизации, узел индикации„ и узлов контроля, дешифратор адреса, формирователь сигналов, причем вход синхронизации узла приема и накопления является входом синхронизации блока контроля, группа информационных входов которого соединена с группой информационных входов узла приема и накопления, группа выходов узла синхронизации является группой выходов номера тестовой программы блока контроля, входы-выходы узлов контроля образуют группу входов-выходов блока контроля для подключения к группе входов-выходов объекта контроля, группа первых выходов неисправности узлов контроля соединена с первой группой входов разрешения узла синхронизации, первый, второй и третий выходы формирователя сигналов соединены соответственно с первым, вторым и третьим входами задания режима работы узлов контроля, группа стробирующих входов узлов контроля соединена с первой группой выходов дешифратора адреса, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет контроля разнотипных логических узлов под нагрузкой, (m+1) ÿ группа информационных выходов блока коммутации соединена с группой адресных входов блока памяти, группа информационных входов которого является группой информационных входов устройства, выход готовности которого соединен с выходом готовности блока памяти„ причем блок контроля дополнительно содержит узел буферной памяти, генератор импульсов, узел нагрузок, причем группа информационных выходов узла приема и накопления соединена с группой информационных входов узла буферной памяти, первый вход синхронизации которого соединен с выходом строба информации узла приема и накопления, первый выход узла синхронизации соединен с входом разрешения записи узла буферной памяти, второй вход синхрони33

1564623

34 зации которого объединен с входом синхронизации формирователя импульсов и подключен к второму выходу узла синхронизации, первая группа входов разрешения которого соединена с первой группой информационных входов узла индикации, вторая группа информационных входов которого соединена с второй группой входов разрешения 10 узла синхронизации и с вторыми выхо,дами неисправности узлов контроля, четвертый и пятый входы задания режима работы которых соединены соответственно с четвертым и пятым выходами формирователя импульсов и первым и вторым входами задания режима работы узла нагрузок, группа информационных входов-выходов блока контроля соединена с группой входов нагрузки узла gg нагрузок, группа выходов неисправности которого соединена с третьей группой информационных входов узла индикации, первый управляющий вход которого объединен с входами опроса ре-, 25 зультата контроля узлов контроля, узла нагрузок, узла синхронизации и подключен к шестому выходу формирова,теля импульсов, седьмой выход которого соединен с вторым управляющим вхо- 3ц дом узла индикации и входами завершения цикла контроля узла нагрузок и узла синхронизации, выход завершения контроля под нагрузкой узла нагрузок соединен с третьим управляющим входом

35 узла индикации и входом завершения контроля под нагрузкой узла синхронизации, первая группа выходов узла буферной памяти соединена с первой группой входов дешифратора адреса, с пер- <О вой группой входов задания режима работы формирователя импульсов и группой входов задания параметров нагрузки узла нагрузок, вторая группа выходов узла буферной памяти соединена 45 с второй группой входов дешифратора адреса и второй группой входов задания режима работы формирователя импульсов, третья группа выходов узла буферной памяти соединена с третьей группой входов задания режима работы формирователя импульсов, второй выход формирователя импульсов соединен с входом разрешения работы генератора импульсов, выход рабочего режима которого соединен с входом блокировки работы узла синхронизации, выходы синхроимпульсов генератора импульсов соединены с информационными входами узлов контроля, шестые входы задания режима работы которых объединены и подключены к выходу завершения работы генератора импульсов, группа входов задания режима работы которого соединена с второй группой выходов дешифратора адреса.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел приема и накопления содержит счетный триггер, два элемента И-НЕ и одиннадцать

D-триггеров, причем информационные входы с первого по шестой П-триггеров образуют группу информационных входов узла, вход синхронизации которого соединен с первыми входами элементов И-НЕ, счетным входом счетного триггера и является выходом строба информации узла,. выходы D-триггеров с первого по одиннадцатый образуют группу информационных выходов узла, прямой и инверсный выходы счетного триггера соединены соответственно с вторыми входами первого и второго элементов И-НЕ, входы синхронизации .D-триггеров с первого по шестой объединены и подключены к выходу второго элемента И-НЕ, выход первого элемента И-НЕ соединен с входами синхронизации D-триггеров с седьмого по одиннадцатый, информационные входы

D-триггеров с седьмого по одиннадцатый соединены соответственно с информационными входами D-триггеров с первого по пятый.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь сигналов содержит элемент задержки, шифратор, элемент НЕ, пять элементов И-НЕ, три элемента И и три

RS-триггера, причем вход синхронизации формирователя соединен с входом элемента задержки, выход которого соединен с первыми входами элементов

И-НЕ и элементов И, вторые входы с первого по пятый элементов И-НЕ соединены соответственно с выходами с первого по пятый шифратора, первая, вторая и третья группы входов задания режима работы формирователя соединены соответственно с первой, второй и третьей группами входов шифратора, выход элемента НЕ соединен с вторым входом первого элемента И, первый вход третьей группы входов задания режима работы формирователя соединен с входом элемента НЕ и вторым входом второго элемента И, второй .

35 156462

Вход третьей группы входов задания

1)ежима работы формирователя соединен

С вторым входом третьего элемента И, Выход первого элемента И-НЕ соединен входом первого RS-триггера, первы5 ми входами второго и третьего RS tp rrepos, выход второго элемента

И-HF. соединен с первым входом перво1 о RS-триггера и вторыми входами

1 торого и третьего RS-триггеров, вы«од третьего элемента И-НЕ соединен вторым входом первого RS — òðèããåðà, ходом второго RS-триггера, и- третьим входом третьего RS-триггера, вы-! од четвертого элемента И-НЕ соедиен с входом третьего RS-триггера и ретьими входами первого и второго

1,$-триггеров, выходы первого, второ о, третьего к$-триггеров, выходы первого, второго и третьего элементов И и выход пятого элемента И-НЕ являются соответственно первым, втэым, третьим, четвертым, пятым, шесым и седьмым выходами формирователя.

4. Устройство по и. 1., о т л и ч ан щ е е с я тем, что узел синхронизации содержит два формирователя одиНочных импульсов, тактовый генератор, елитель частоты, шесть элементов 30

Я-НЕ, три D-триггера, элемент НЕ, два лемента И, элемент задержки„ два переключателя, два RS-триггера, группу переключателей, группу RS-триггеров, причем первая и вторая группы разрешения узла соединены с входами перВого элемента И-НЕ,,выход которого

<,оедчнен с первым входом второго элемента И-HF., второй вход которого объе-. . Динен с входом элемента НЕ и подклю- 40

4ен к входу опроса результата контроля узла, вход завершения цикла контроля которого соединен с инверсным

Входом третьего элемента И-НЕ и перВым входом первого К$-триггера, инВерсный выход которого соединен с перВым входом первого элемента И, второй

Вход которого соединен с первым входом четвертого и пятого элементов

И-НЕ и с переключающим контактом пер- 50

:рого переключателя, замыкающие контакты которого соединены с выходами делителя частоты, вход которого соедиНен с выходами тактового генератора, :выход первого формирователя одиночно55

1 о импульса соединен с входом установки в "1" первого D-триггера, прямой и инверсный выходы которого сое,динены соответственно с вторыми входа3 36 ми четвертого элемента И-НЕ и вторым входом первого RS-триггера, прямой выход первого RS-триггера является первым выходом узла, второй выход которого соединен с выходом первого элемента И, третий и четвертый входы которого соединены соответственно с инверсным выходом второго RS-триггера и прямым выходом второго 0-триггера, информационные входы 0-триггеров, переключающий контакт второго переключателя и переключающие контакты переключателей группы соединены с шиной потенциала логического нуля, размыкающий контакт второго переключателя соединен с входом третьего элемента И-НЕ, выход которого через элемент задержки соединен с первым входом второго элемента И, выход второго формирователя одиночногс импульса соединен с вторым входом второго элемента И, выход которого соединен с Rвходом первого RS-триггера, вход блокировки работы узла соединен с вторым

1 ходом пятого элемента И вЂ” НЕ и S — вхо —. дом второго RS-триггера, R-вход которого соединен с выходом пятого элемента И-НЕ, выход элемента HE соединен с входом синхронизации третьего

D-триггера, инверсный выход которого соединен с третьим входом второго элемента И-НЕ, выход которого соедчнен с первым входом шестого элемента И-HE выход которого соединен с входом синхронизации второго D-триггера, второй вход шестого элемента И-НЕ является входом завершения контроля под нагрузкой узла, замыкающие контакты переключателей группы соединены с Rвходами соответствующих RS-триггеров группы, S-входы триггеров которых соединены с размыкающими контактами соответствующих переключателей группы, выход четвертого элемента И-HE соединен с входом синхронизации первого D-триггера, инверсные выходы

RS-триггеров группы и выход четвертого элемента И-НЕ образуют группу выходов узла.

5..Устройство по п . 1, о т л ич а ю щ е е с я тем, что узел контроля содержит элемент HJM-НЕ, пять элементов НЕ, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, девять элементов И-НЕ, четыре

RS-триггера„ D-триггер, три элемента И, элемент И-НЕ с открытым коллектором, генератор уровня логической единицы, причем выход первого элемен37!

5646 та НЕ соединен с первыми входами первого и второго элементов И-НЕ, вторые входы которых соединены с выходом второго элемента НЕ, выход третьего элемента НЕ соединен с третьими входами первого и второго элементов

И-НЕ, четвертые входы первого и второго элементов И-НЕ и первые входы с третьего по седьмой элементов И-НЕ объединены и подключены к стробирующему входу узла,-первый вход задания режима работы узла соединен с входом второго элемента НЕ и вторыми входами пятого и шестого элементов И-НЕ, второй вход задания режима работы узла соединен с входом третьего элемента НЕ и вторым входом седьмого элемента И-НЕ, третий вход задания режима работы узла соединен с входом 2р первого элемента НЕ и вторыми входами третьего и четвертого элементов

И-НЕ, четвертый вход задания режима работы узла соединен с пятым входом второго и третьими входами третьего 25 и пятого элементов И-НЕ; пятый вход задания режима работы узла соединен с пятым входом первого и третьими входами четвертого и шестого элементов И-НЕ, выходы первого и второго 3р элементов И-НЕ соединены соответственно с S- u R-входами первого RSтриггера, инверсный выход которого соединен с первым входом первого

:элемента И, второй вход которого

:объединен с входом четвертого элемента НЕ и подключен к выходу восьмого элемента И-НЕ, первый вход которого является информационным входом узла, выходы третьего и четвертого элементов И-НЕ соединены соответственно с S- u R-входами второго RSтриггера, выход которого соединен с первым входом элемента И-НЕ с открытым коллектором, первым входом второ- 45 го элемента И и с входом установки в

"О" D-триггера, вход синхронизации которого является входом опроса результата контроля узла, первый выход неисправности которого соединен с выходом девятого элемента И-НЕ, первый вход которого объединен с информационным входом D-триггера и подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход. соединен с первым входом третьего элемента И и с прямым выхо= дом первого D-триггера, выходы пято-. го и шестого элементов И-НЬ соединены соответственно с S- u R-входами тре23 за тьего RS-триггера, инверсный выход которого соединен с вторым входом девятого элемента И-НЕ, выход седьмого элемента И-НЕ и шестой вход задания режима работы узла соединены соответственно с S- u R-входами четвертого

RS-триггера, выход которого соединен с вторым входом восьмого элемента ИНЕ, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И и входом пятого элемента НЕ, выход которого соединен с вторым, входом элемента И-НЕ с открытым коллектором, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с выходом генератора уровня логической единицы и является входом-выходом узла, второй выход неисправности к6торого соединен с третьими входами второго элемента И, элемента И-НЕ с открытым коллектором и инверсным выходом D-триггера, выход второго элемента И соединен с управляющим входом генератора уровня логической единицы, выход четвертого элемента НЕ соединен с вторым входом третьего элемента И.

6. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что узел нагрузок содержит переключатель, семь элементов И-НЕ, D-триггер, RS-триггер, регистр, два счетчика, источник эталонного уровня логического нуля, источник эталонного уровня логической единицы, два компаратора, дешифратор, элемент сравнения, два элемента НЕ, одиннадцать элементов И, формирователь одиночного импульса, элемент коммутации, пять генераторов тока, причем выходы с первого по пятый элементов И соединены с первыми входами задания режима соответственно с первого по пятый генераторов тока, вторые входы задания режима с первого по пятый генераторов тока соединены с выходами элементов И соответственно с шестого по десятый, выходы генераторов тока объединены и подключены к информационному входу элемента коммутации и к первым входам первого и второго компараторов, вторые входы первого и второго компараторов соединены соответственно с выходами источника элемента уровня логического нуля и источника эталонного уровня логической единицы, выход первого ком1564623

39

Таблица 1

Строка

Номер дорожки

Т 1 (2 2(2, 23 2

2 2 2 2 Инф

Нечетная

Четная паратора соединен с первыми входами элементов И с первого по пятый и с входом первого элемента НЕ, выход коТорого соединен с первым входом пер5 вого элемента И-НЕ, выход второго компаратора соединен с первыми входами элементов И с шестого по десятый и с входом второго элемента НЕ, вы1 од-которогб соединен с вторым входом 10 ервого элемента И-НЕ, группа входов . адания параметров нагрузки узла сое,инена с группой информационных вхоов регистра, первый выход которого оединен с вторыми входами первого ю шестого элементов И, второй выход

1 егистра соединен с вторыми входами торого и седьмого элементов И, треий выход регистра соединен с вторым ходом третьего и восьмого элементов четвертый выход регистра соединен вторыми входами четвертого и девяого элементов И, пятый выход региста соединен с вторыми входами пятого десятого элементов И, вход синхро- 2 изации регистра соединен с инверсным

ыходом D-триггера, прямой выход коорого соединен с первыми входами второго и третьего элементов И-HE со стробирующим входом дешифратара, группа информационных входов которо го соединена с первой группой входов элемента сравнения и с группой раз.— рядных выходов первого счетчика, счетНый вход которого соединен с выходом второго элемента И-НЕ, второй вход которого объединен с первым входом четвертого элемента И-НЕ и подключен к выходу пятого элемента. И-НЕ, первый

Ьход которого соединен с выходом шес;того элемента И-НЕ, первые входы шес40 того и седьмого элементов И-НЕ являютсЯ соответственно первым и вторым входами задания режима работы узла, вторые входы шестого и седьмого элементов И-НЕ объединены и подключены к размыкающему контакту переключения, переключающий контакт которого объединен с информационным входом D-триггера и подключен к шине потенциала логического нуля, выход седьмого эле1мента И-НЕ соединен с вторым входом пятого элемента И-НЕ и входом синхронизации D-триггера, вход установки в 1" которого объединен с R-входом

RS-триггера, с входом обнуления, второго счетчика и подключен к выходу формирователя одиночного импульса, вход которого соединен с выходом элемента сравнения, вторая группа входов которого соединена с группой разрядных выходов второго счетчика, счетный вход которого соединен с выходом четвертого элемента И-НЕ, второй вход которого соединен с выходом RS-триггера, S-вход которого является входом завершения цикла контроля узла, вход опроса результата контроля которого соединен с третьим входом первого элемента И-НЕ и вторым входом третьего элемента И-НЕ, выход которого соединен с первым входом одиннадцатого элемента И, выход которого является выходом завершения контроля под нагрузкой узла, выход первого элемента

И-НЕ соединен с вторым входом одиннадцатого элемента И, группа выходов дешифратора соединена с группой управляющих входов элемента коммутации и является группой выходов неисправности узла, группа входов нагрузки которого соединена с группой информационных входов элемента коммутации.

1564623

Пример пробивки на перфоленте

Операция

Десятичный код

Двоичный код

Адр.часть Инф.

Адр.часть

Инф.

000000001101101000

К, — 1-360 кааба

О

Нечетная

Четная

О О 0

К, — 1-360

Збр

000000001101101000

О

Нечетная

Четная

О

О О

О О

Нечетная О

Четная О О..

101 101001 0

О

О

101101010 О

0 О

О

Нечетная

Четная

10110 i 011 О

О О О

О О О

О

Нечетная

Четная

О 101101100 О

О

О О

О О О

Нечетная

Четная

Нечетная

Четная

101101101- О

110000101

365-389 О

О

О О

f10000110- О

1 f 0011001

390-409 0

4р9

О О

О 0

Нечетная

Четная

410-429 0

110000111- 0

1 f 0 i 01101

110101110 0

О О

0 О

Нечетная

Четная

О

430

Нечетная

Четная

Кн р

К4в 481-510 1

5Э

111100001 1

Нечетная

Четная

5 1 1

Км

111111111 1

О

Нечетная

Четная

Кап

000000000 О

0 0

Нечетная

Четная

000000000 0

000000000 0

О О

К,п О

Kрр

Нечетная

О

Нечетная

Четная

Т а блица 3

К„< З61 зб 362

К З6З

К 4 364

К„о

К о

К48&К„о

К 49

498

К70

Кво

Кб кв

Кар

К а

К >64

К о

Кио

К4ао

К9бй

К 9á9

К о

К4

Kgo

Кап

5 K yea.

42

Таблица 2

Дорожки перфоленты

2 3 4 5 6 7 8

С О О

О О О

О О О О

0 О О О О

О О О О О

0 О О О О

43

1564623 е

Иц объеив Я ионюролл

Фиг. 2

Г

К1Оо

К

К эьо

Kîî

Коп

Kqe5

К1

Кэ

К4

К 415

К+Зо

Къьэ

К

Кь

К с

Kîï

К фь1

К

К5о

Продолжеяие табл. 3

К,1

К5ЬЭ

К,i

Кто

К

Кв

Коа

К 5(1

1564623. Салака4.3 Илокаай Салака 4m

1564623

1564623

С уорн тели

//а уяги /4

Фиа 7

Сузлаб C узлаБ йл

Фиа 8

1564623

Фуад Ю

Нацзел!О саелоайf

С рарн шеаю И

Суеаав

С дарн

На уеее свае /О арнараааюера ff

Редактор А..Огар

Подписное

Заказ 1160

Тираж 564

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб °, д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1Ñ1

Cyopwop швеи (f

С диора еа РХа иа аул 7

Составитель И.Иваныкин

Техред М;Дидык Корректор M.Èîæî