Цифровой фазовый модулятор

 

Изобретение может быть использовано, в частности в системах передачи и приема информации, а также в цифровых фазометрических системах управления. Цель - расширение функциональных возможностей цифрового модулятора путем модуляции фазы сигналов от внешних источников. Цель достигается введением дешифраторов 7 и 8, K коммутаторов 14 воспроизведения, K конденсаторов 13, K коммутаторов 9 накопления. Цифровой фазовый модулятор содержит также комбинационный сумматор 1, шину 2 установки частоты, регистр 3, шину 4 тактовых импульсов, арифметический блок 5, шину 6 установки фазы, синхронный фильтр 10 и резистор 11. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН.„Яв„„1М647 (51) 5 " 03 К 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фие.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

H АВТОРСКОМ У СВИДЕТЕЛЬСТВУ (6! ) 1184081 (21) 4440040/24-21 (22) 3.06.88 (46) 23.05.90, Бюл. М 19 (72) Ю.И.Белоусов, О.В.Домокеев, В.Ф. Ким и Л.И.Куренщиков (53) 621 .317.7(088.8) (56) Авторское свидетельство СССР

Ф 1184081, кл. Н 03 К 7/04, 13.10.83. ! (54) ЦИФРОВОЙ ФАЗОВЫЙ МОДУЛЯТОР (57) Изобретение может быть использовано, в частности, в системах передачи и приема информации, а также в

2 цифровых Фазометрических системах yn— равления . Цель — расширение Функциональных воэможностей цифрового Фазового модулятора путем модуляции Фазы сигналов от внешних источников.

1(е.п достигается введением дешифраторов 7 и 8, К коммутаторов 14 воспроизведения, К конденсаторов 13 и К коммутаторов 9 накопления. Цифровой Фазовый модулятор содержит также комбинационный сумматор 1, шину 2 установки частоты, регистр 3, шину 4 тактовых импульсов, арифметический блок

5, шину 6 установки Фазы, синхронный фильтр 10 и резистор 1! . 3 ил.

15664 6

И обптетение относится к импульсной технике, может быть использовано н системах передачи и приема инФормации, а также н цифровых фазметрических сис5 темлх управления и является усовершенствованием изобретения по авт.св.

И t 18408> .

Целью изобретения является расшире и ия Функциональных в оэможнос тей 10 путем модуляции Фазы сигналов от внешних источников.

На Фиг, t приведена структурная схема цифрового фазового модулятора; нл Фиг. 2 — временные диаграммы его работы; ил Фиг. 3 — временные диаграммы управления Фазой. (n t>pi ной элзовый модулятор содержит комбинационный сумматор 1, шину 2, с г панки частоты, регистр 3, шину 4 20 г; . г< ныл п иугп сон, ариФметический б.,-к 5, шину 6 установки Фазы, дешнфрл г. р 7 и 8. К коммутаторов 9 накопления, синхронный фильтр 10, резистор

I1, входную шину 1 2, К конденсаторон 25

13, К коммутаторов 14 воспроизведения, ири этом падина 4 тактовьгк импульсов с гсо едине на с так тон ьпч н,нодом регистра 3, информационные входы которого соединены с ныходлми комбинационного сумматора 1, ныходы т старших разрядов с входами дешифратора 7, а ныходы всех рлзрядон — с первыми входами комбинлционного сумматора 1 и арифметического блока 5, вторые входы которых соединены соответственно с шинами чс35 танонки частоты 2 и фазЬ| 6, выход старшего разряда арифметического блока 5 соединен с первой выходной шиной устройства, д выходы ш его старших разрядов — с входами дешиф40 ратора 8„ выходы которого подключены к соответствующим управляющим входам К коммутаторов 14 воспроиэведения, выходы которых соединены с 45 второй выходной шиноР устройства, а входы — с вьмодами соответствующих

К коммутаторов 9 накопления, входящих в состав синхронного Фильтра 10, включающего, кроме них, резистор 11, 50 первый вывод которого соединен с входной шиной 12 устройства, второй вывод — с входами К коммутаторов 9 накопления, управляющие входы которых соединены с соответстнук шими ных адами дешифратора 7, а выходы че55 рез конденсаторы 13 — с общей шиной.

Иифроной Фазовый модулятор работает следукиаим образом. к() = к где i - порядковый номер тактового импульса.

Иэ ныражения нидно, что получаемая числовая последовательность представляет собой линейно нарастающую функцию с крутизной F единиц эа такт .

Причем нарастание имеет место лишь в том случае, если значение Y< (i) (Й.

Если неравенство нарушается, то значение Yz(i) = Y<(i-1)+У-N. Код числа в этом случае Y (i) C F. Далее процесс повторяется. В результате на выходе регистра 3 имеем диск ретиэированную пилообразную функцик с частотой следования f = F/N а (фиг.2а, N 16 и F = 3, линия — + — )..

На выходе арифметического блока 5 значение кода с выхода регистра 3 суммируется ио модулю N с кодом О на шинах 6 установки фазы

В таком виде сложение равносильно введению Фазового сдвига для дискретной пилообразной последовательности

Y<(i) (Фиг.2а, линия ° — ). При этом фазовый сдвиг определяется как

2> н g (1)

В последующем в работе участвуют лишь и,...,и-ш разряды регистра 3 и блока 5. Сигнал на выходе старшего

n-ro разряда определяется иэ выражения

1 ири Y<(i) N/2 (2)

О, при Y (i) (N/2.

y„(i)На Фиг.2б показан сигнал с выхода и-го разряда регистрл 3, нл Фиг.2д—

Под действием тактовых импульсов, иостуг лп пих с шины 4 с периодом следования n-разрядный регистр 3 переписывает каждьп" рлз код числа с входных шин на выходные. Значение кода числа нл входе регистра 3 определяется и-разрядным сумматором 1, осуществляющим суммирование по модуи лю Н 2 кода числа с шин 2 управления частотой и кодом с выхода регистра 3. Таким образом, если на шинах 2 установлен код F, то на выходах регистра 3 получаем последовательность

1 566476

2 0

10 с выхода и-го разряда блока 5, Онп представляют собой квазимеандровые функции, причем сигнал с блока 5 имеет начальную Фазу, отличную от исходной последовательности на выходе регистра

3. Для иллкстрации имитируемого Фазового сдвига кваэимеандра показана зависимость последовательности от значения 9 (Фиг.3)

Сигнал на выходе (п-l)-го разряда описывается выражением

1, при Т„(i) (mod N) N/4

О, при Y<(i) (mod N) с 11/4.

Способ описания аналогичен (2), но для случая суммирования по модулю л-

N 2 . Временная диаграмма сигналов на выходах (и-1)-х разрядов приведена на Фиг.2в и е. Дешифраторы 7 и 8 преобразуют двухразрядный двоич25 ный нормальный код в единичный позиционный (Фиг.2г и я) .

Сформированные таким образом сигналы являются управляющими сигналами соответствующих К коммутаторов 9 и К коммутаторов 14. Под их управле30 нием осуществляется последовательная коммутация К конденсаторов 13 на накопление коммутаторами 9 и воспроизведение коммутаторами 14. Совместно с резистором 11 реализуется схема 35 синхронного узкополосного фильтра

l0, полоса которого определяется постоянной времени Фильтра,р = R(а центральная частота — скоростью коммутации f . Таким образом, на выходе 40 устройства получаем отфильтрованный сигнал. Так как коммутаторы 14 работают под управлением сдвинутой по фазе последовательности, на выходе получаем узкополосный сигнал, сдвину- 4> тый по фазе пропорционально коду 0

Hs (1) следует, что разрешение по фаэовому сдвигу определяется pasрядностью цифровых элементов п. Но это условие возможно, если целые N и F взаимнопростые числа. Если ше существует наибольший общий делитель (N, P) D, то разрешение по фазе определяется

Филь трация сигнала с помощьк синхронного Фильтра 1 О с оп рово кда е тс я появлением частотных составляющих на частотах, кратных частоте и в области видеочастот. С целью подавления этих составляющих по выходу устройства возможно подключение аналоговых резонансных систем, обеспечивающих хорошее подавление нежелательных составляющих.

Таким образом, введение в цифровой фазовый модулятор новых элементов позволяет выполнять Фазовую модуляцию собствоппого сигнала, генерируемого

Фазовым модулятором, и внешнего сигнала с сохранением спектральных характеристик в пределах полосы прозрачности Фильтра с высоким фязовым разрешением, что расширяет функциональия е возможности модулятора.

Формула из обретения

Ци1ровой Фазовый модулятор по авт.

c» H i 184081, о т л и ч а ю щ и и с я тем, ч То с целью расширения фу к иональ ных возмо ностей путем модуляции Фазы сигналов от внешних ис точ ников, в него дополннтель но введены дна дешифратора, К коммутаторов воспроизведения и синхронный

Филь тр, включаю щий ре з ис тор, один вьпкод которого соединен с входной шиной Фазового модулятора, а другой с входами К компараторов накопления, выходы которых через К соответствующих конденсаторов соединены с общей шиной, управляк ll .ие входы — с сооТ ветствунндими выходами первого дешифратора, при этом входы К коммутаторов воспроизведения подключены к выходам соответствующих коммутаторов накопления, выходы — к выходной шине фазового модулятора, а управляющие входы — к соответствукщим выходам второго дешифратора, входы которого соединены с выходами m старших разрядов арифметического блока, а входы первого дешифратора подклк1чены к выходам m старших разрядов регистра.

1566476

2 6 6 !О 7 е 6 у zp,r

pespedn

pegged

II-/

t(*1

-Л Л

О 2 Ф 6 д 10 12 8

Фи е 2

1V

Составитель Б. Борзов

Техред М.Ходанич

Корректор Т.Палий

Рецдк то р И. !!!улла

Полписное

Заказ !228 Тира к 660

ВКЯ1ПИ g i ïëðственнс о к комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Мос квд, Ж-35, Раушская наб., и. /5

Производственно-и лд гельс кии комбинат Патент, г, Ужгород, ул. Гд дри д, 11

Г - н, 101

Т а s

d ! е !

pasped e юазрюд

° . к г л=

- Ir,=P