Устройство фазоимпульсной модуляции

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ1458967 A1 (д ) 4 Н 03 К 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ ./ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4016756/24-21 (22) 27.01.86 (46) 15, 02 ° 89. Бюп. И- 6 (71) Северо-Западный заочный политехнический институт (72) И.Н. Андреев, Н.Д. Дымович и Г.А. Шелгунова (53) 62 1. 3 74 (088 . 8) (56) Авторское свидетельство СССР

11- 1215170, кл. Н 03 К 7/04, 28.12.83.

Авторское свидетельство СССР

N - 1411958, кл. Н 03 К 7/04, 24.12.85. (54) УСТРОЙСТВО ФАЗОИМПУЛЪСНОЙ МОДУЛЯЦИИ (57) Изобретение относится к импульсной технике и может быть использовано в системах передачи информации с фазоимпульсной модуляцией при наличии реверберационных помех в каналах связи. Целью изобретения является повьппение достоверности передаваемой информации. Устройство содержит генератор 1 опорной частоты, элементы 2, 1458967

15 и 21 совпадений, элементы ИЛИ 3, 5, 12, счетчик 4 импульсов, блок 6 сравнения, дешифраторы 7, 16, коммутаторы 8, 11, амплитудно-импульсный преобразователь 9, пороговый блок 10, счетчик адреса 13, оперативное запоминающее устройство 14, делитель 17 частоты, счетчик 18 данных, шину 19

"Пуск", входную шину 20, ключи 24 и 25, стабилизирующий блок 26; ИспольИзобретение относится к импульсной технике и может быть использовано в системах передачи информации с фазоимпульсной модуляцией при наличии реверберационных помех в канале связи.

Целью изобретения является .повышение достоверности передаваемой информации. 10

На фнг. 1 приведена функциональная схема устройства фазоимпульсной модуляции; на фиг. 2 — временные диаграммы его работы в режиме записи информации; на фиг. 3 — то же, в режиме считывания информации.

Устройство фазоимпульсной модуляции содержит генератор 1 опорной частоты, элемент 2 совпадений, элемент

ИЛИ 3, счетчик 4 импульсов, элемент 20

ИЛИ 5, блок 6 сравнения, дешифратор 7, коммутатор 8, амплитудно-импульсный преобразователь 9, пороговый блок 10, коммутатор 11, элемент ИЛИ 12, счетчик 13 адреса, оперативное запомина- 25 ющее устройство 14, элемент 15 совпадений, дешифратор 16, делитель 17 частоты, счетчик 18 данных, шину 19

"Пуск", входную шину 20, элемент 21 совпадений, конденсаторы 22 и 23, ключи 24 и 25 и стабилизирующий блок 26, Входная шина 20 соединена с пер- вым входом амплитудно-импульсного преобразователя 9, второй вход которого соединен с выходной шиной инверсного сигнала и первым выходом коммутатора 8; а выход — с входом порогового блока 10 и первыми выводами конденсаторов 22 и 23 и стаби- 40 зование устройства в системах теле графно-телефонной связи позволит повысить помехоустойчивость и достоверность передаваемого сообщения путем уменьшения влияния селективных замираний сигнала, связанных с фпуктуацией отдельных частотных составляющих сигнала. Уменьшение скорости передачи сообщейий приводит к повышению дальности связи. 3 ил. ! лизирующего блока 26. Вторые выводы стабилизирующего блока 26 непосредственно, а конденсаторов 22 и 23 через соответствующие ключи 24 и 25 соединены с общей шиной. Управляннций вход ключа 25 соединен с первым входом элемента 21 совпадений и первым выходом коммутатора 11, первый вход которого соединен с первым входом элемента ИЛИ 12 и выходом дешифратора 16, второй вход — с шиной 19

"Пуск" и вторым входом элемента

ИЛИ 12, а второй выход — с управляющим входом ключа 24, первым входом элемента 2 совпадений и первым входом элемента 15 совпадений. Выход последнего соединен с входом разрешения записи оперативного запоминающего устройства 14, информационные входы которого соединены с выходами счетчика 18 данных, а адресные входы — с первыми выходами счетчика 13 адреса, вторые выходы которого соединены с входами дешифратора 16, первый вход — с выходом элемента ИЛИ 12, а второй вход - с выходной, шиной прямого сигнала, вторым выходом коммутатора 8, вторым входом элемента 15 совпадений, входом выбора кристалла оперативного запоминающего устройства 14, вторым входом элемента 21 совпадений и вторым входом элемента 2 совпадений, третий вход которого соединен с входом делителя 17 частоты, выходом генератора 1 опорной частоты и первым входом счетчика 18 данных, а выход — с первым входом элемента ИЛИ 3, второй вход которого соединен с выходом элемента 21

С выхода генератора 1 опорной частоты сигнал в виде меандра поступает на первый вход элемента, который открывается на время c = Т M где Тпериод следования импульсов опорной частоты; М вЂ” число импульсов ° С выхода элемента 2 импульсы подаются через элемент ИЛИ 3 на первый вход счетчика 4 импульсов, который срабатывает только в те. моменты времени, когда на втором и третьем входах элемента 2 присутствуют потенциалы

"1". Сосчитав М импульсов, счетчик 4 импульсов через дешифратор 7 и элемент 5 устанавливает себя по второму входу в исходное состояние (импульсом сброса). Импульс сброса подается также на второй вход счетчика

18 данных и на первый вход коммутатора, 8 °

3 14589 совпадений, а выход " с первым входом счетчика 4 импульсов, второй вход которого соединен с вторым входом счетчика 18 данных выходом эле5 мента ИПИ 5 и первым входом коммутатора 8, а выходы — с входами дешифратора 7 и первыми входами блока 6 сравнения, вторые входы которого соединены с выходами оперативного запоминающего устройства 14, третий вход-с первым выходом коммутатора 11, а выход — с первым входом элемента

ИЛИ 5, второй вход которого соединен с выходом дешифратора 7, второй вход которого соединен с вторым выходом коммутатора 11. Вход делителя 17 час-. тоты соединен с третьим входом элемента 21 совпадений. Третий вход счетчика 18 данных соединен с вторым выходом коммутатора 8, второй вход которого соединен с выходом порогового блока 10.

Коммутатор 8 может быть выполнен на D-триггере, инверсный выход кото- 26 рого соединен с D-входом, а синхронизирующий и R входы являются его первь1м и вторым входами соответственно.

Коммутатор 11 может быть выполнен на RS-триггере, R u S входы которого дб являются его первым и вторым входами соответственно.

Стабилизирующий блок 26 может быть выполнен в виде генератора тока на транзисторе.

Оперативное запоминающее уСтройство t4 может быть выполнено на микросхемах памяти 155 и 565 серий.

На фиг. 2а показан сигнал на выходе генератора 1 опорной частоты; на фиг. 2б - сигнал на входе порогового блока 10 в режиме записи; на фиг.2всигнал на выходе порогового блока 10 в режиме записи; на фиг. 2r - фазбмодулированный сигнал на втором вы- 4 ходе коммутатора 8; на фиг. 2д - процесс преобразования интервала времени в количество импульсов, происходя« щий в счетчике 18 данных; на фиг.2есигнал на выходе счетчика 18 данных на фиг. 2ж-м — сигналы на первых вы" ходах счетчика адреса в режиме записи.

На фиг. Зн показан сигнал на выходе делителя 17 частоты, на фиг.Зосигнал на первом выходе счетчика 4 импульсов в режиме считывания; на фйг. Зп — сигнал на входе порогового блока 10 в режиме считывания, на

67

4 фиг. Зр — сигнал на выходе порогового блока 10 в режиме считывания; на фиг. Зс — сигнал на втором выходе коммутатора 8 в режиме считывания; на фиг. Зт, у — сигналы на шине адреса и выходной шине данных оперативного запоминающего устройства 14,.

Устройство фазоимпульсной модуляции работает следующим образом.

По команде "Пуск" на шину 19 "Пуск" подается короткий пусковой импульс длительностью несколько микросекунд, при этом коммутатор 11 устанавливается в такое положение, при котором на

его первом выходе появляется потенциал "0", закрывающий блок 6 сравнения, элемент 21 совпадений и электронный ключ 25. По этой команде на входную шину 20 поступает входной сигнал, при этом на втором (инверсном) выходе коммутатора 11 появляется потенциал "1", который открывает дешифратор 7, элемент 15 совпадений, элемент 2 совпадений и электронный ключ 24, замыкающий второй вывод конденсатора 22 на общую шину. Таким образом, на обкладках конденсатора 22 в начальный момент времени потенциал по отношению к общей шине равен нулю. Поэтому на выходе порогового блока 10 образуется потенциал "0", который устанавливает коммутатор 8 в положение, при котором на его первом (прямом) выходе появляется потенциал

"0", а на втором (инверсном) выходепотенциал "1", который открывает по второму входу элемент 2 совпадений.

1 частоты. Таким образом, в счетчике 18 данных возникают серии импульсов, которые стробируются сигналами фазо5 модулированной последовательности импульсов. В момент действия этих сигналов прекращается счет импульсов опорной частоты и в счетчике 18 зависают сигналы в виде параллельного

1О кода. Сигналы в параллельном коде поступают на информационный выход счетчика 18 данных по действию стробирукяцих сигналов, которыми являются импульсы фазомодулированной импульсной

15 последовательности. По окончании действия стробирующего сигнала происходит сброс информации о интервале времени между соседними импульсами импульсом сброса, который воздействует

2п на второй вход счетчика 18 данных.

Кодовая комбинация, образующаяся на информационных выходах счетчика 18 данных, поступает на информационные входы оперативного запоминающего уст 25 ройства 14.

По команде "Пуск" пусковой импульс поступает на второй вход элемента 12, с выхода которого подается на первый вход счетчика 13 адреса

30 и обнуляет его. С второго выхода коммутатора 8 последовательность фазомодулированных импульсов поступает на второй вход счетчика 13 адреса, который преобразует последователь 35 ность импульсов в двоичный код, т.е. десятичное выражение числа импульсов, пришедших на второй вход счетчика 13 адреса, преобразуется в двоичное число. Таким образом, кодовая комбинация, образующаяся на первых выходах счетчика 13 адреса, поступает на адресные входы оперативного запоминающего устройства 14.

По команде "Пуск" на втором входе элемента 15 появляется сигнал разрешения "1", который позволяет осуществить прохождение через элемент 15 фазомодулированной импульсной последовательности, являющейся сигналом разрешения записи. Этот сигнал снимается с второго выхода коммутатора 8 и подается через элемент 15 на устройство 14.

С второго выхода коммутатора 8 снимается последовательность фазомодулированных импульсов положительной полярности, которая является одновременно сигналом выбора кристалла и подается на вход выбора кристалла

5 1458967 6

Коммутатор 8 управляет работой элементов 2 и 21 и амплитудно-им« пульсного преобразователя 9.

Импульс сброса, поступающий с выхода элемента 5, воздействует на коммутатор 8 так, что на его первом выходе появляется потенциал "1" а на втором (инверсном) выходе - "0".

Последний закрывает по вторым входам элементы 2 и 21.

Амплитудно-импульсный преобразователь 9 вырабатывает постоянное напряжение, на которое накладывается переменное напряжение, поступающее по входной шине 20, Это происходит

1 только в те моменты времени, когда на первом выходе коммутатора 8 появля ется потенциал "0". В это время проис ходит заряд конденсатора 22 через открытый электронный ключ 24. При появлении потенциала "1" на первом выходе коммутатора 8 прекращается заряд и начинается разряд конденсатора 22 через стабилизирующий блок 26 до определенного (нулевого) уровня, при котором на выходе порогового блока 10 образуется перепад напряжения от потенциала "1" до потенциала "О,". Этот перепад напряжения подается на второй вход (вход установки нуля) коммутатора 8 и управляет его работой. На пример, при подаче на второй вход коммутатора 8 потенциала "0" на его первом выходе возникает потенциал "0" а на втором (инверсном) выходе — "1".

Потенциал "1" от коммутатора 8 подается на вторые входы элементов 2 и 21 и открывает их. В результате на втором входе элемента 2 появляется последовательность фазомодулированных импульсов положительной полярности.

Фазомодулированная последовательность импульсов поступает на третий вход счетчика 18 данных, на второй вход которого подаются короткие импульсы сброса длительностью несколько микросекунд, передний фронт которых совпадает с задним фронтом импульсов фазомодулированной последовательности. На первый вход счетчика 18 данных поступает сигнал опорной частоты, например, 10 мГц с генератора 1 опорной частоты. В счетчике 18 данных происходит заполнение интервала времени между задним фронтом импульсов и передним фронтом следующего импульса фазомодулированной последовательности .лмпульсов сигналами опорной

7 14589 оперативного запоминающего устройства 14. Этот сигнал выбирает из ряда микросхем требуемую микросхему памяти. Подачей управляющего сигнала

5 на вход разрешения записи при наличии сигнала выбора кристалла осуществляется операция записи. Таким образом происходит преобразование интервалов времени между импульсами фазомодулированной импульсной последовательности в двоичный код и запись. этого кода в оперативное запоминающее устройство 14.

Емкость оперативного запоминающего устройства определяется по Аормуле С = Т /Т,,, где Т вЂ” время цикла записи; Тр,р - среднее время между соседнимй импульсами фазомодулированной импульсной последовательности. Например, чтобы записать звуковой сигнал с граничной верхней частотой 2,5 кГц в течение цикла записи, например, 10 с, необходимо оперативное запоминающее устройство емкостью 25

50 кбайт.

Сосчитав, например, 50000 импульсов Аазомодулированной импульсной последовательности, счетчик 13 адреса формирует на выходе дешифратора 16 30 сигнал, который через элемент 12 падается на первый вход счетчика 13 адреса и обнуляет его. Кроме того, этот сигнал подается на первый вход коммутатора 11 и устанавливает его в такое положение, при котором на его первом выходе появляется сигнал "1", а на.втором выходе — сигнал "0". Сигнал "0" закрывает электронный ключ

24,. отключая при этом от общей шины конденсатор 22, создает запрет для дешифрации сигналов дешифратором.7, создает запрет для прохождения сигналов опорной частоты с выхода генера- . тора 1 опорной частоты через элемент 45

3 на первый вход счетчика 4 импульсов, создает запрет по второму входу элементу 15 для записи в оперативное запоминающее устройство 14. Сигнал

"1" создает разрешение для сравнения 5Е сигналов в блоке 6 сравнения и открывает электронный ключ 25, замыкая при этом второй вывод конденсатора

23 на общую шину.

При замыкании второго вывода конденсатора 23 на общую шину -на втором выходе коммутатора 8 появляется сигнал "1", который поступает на второй вход элемента 21. Одновременное воз67 8 действие двух разрешающих сигналов

"1", пришедших на второй и третий входы элемента 21, обеапечивает прохождение сигнала опорной частоты через делитель 17 частоты, элемент 21 и элемент 3 на первый вход счетчика

4 импульсов. В первом такте на вторых входах блока 6 сравнения устанавливается неопределенная кодовая комбинация. По мере прихода на первый вход счетчика 4- импульса на его выходе формируются комбинации двоичных чисел. При совпадении кода, который поступает на первый вход блока 6 сравнения с выхода счетчика 4 импульсов, с кодом, который подается на второй вход блока 6 сравнения, на его выходе формируется импульс сброса, который поступает через элемент 5 на второй вход счетчика 4 импульсов и первый вход коммутатора 8. Импульс сброса устанавливает счетчик 4 импульсов в исходное положение, а коммутатор 8 в такое положение, при котором на его первом выходе устанавливается сигнал "1", а на втором (инверсном) выходе — сигнал "0". Таким образом, на втором выходе коммутатора 8 формируется импульс, который устанавливает счетчик 13 адреса в такое положение, при котором на адресных входах устройства 14 появляется адрес второй ячейки памяти. Воздействием сигнала выбора кристалла выбирают данные из второй ячейки памяти. Эти данные поступают на второй вход блока 6 сравнения. В момент воздействия импульса сброса, на первый вход коммутатора 8 на его первом выходе устанавливается сигнал "1", который воздействует на первый вход амплитудно-импульсного преобразователя 9 так, что его выход переходит в высо.коимпедансное состояние и конденсатор 23 разряжается через- открытый электронный ключ 25 и стабилизирующий блок 26 до определенного нулевого уровня "0". Сигнал "0" воздействует на пороговый блок 10 так, что на его выходе появляется "0". Сигнал "0" поступает на второй вход коммутатора 8 и переводит его в состояние, когда на его втором выходе появляется сигнал "1". Сигнал создает разрешение для прохождения сигналов опорной частоты через делитель 17 частоты, элемент 21 и элемент 3 на первый вход счетчика 4 им9 1458967

l0 пУльсов. ПРоцесс фоРмиРованиЯ фазо- ды стабнлизирующег модулированной импульсной последова- ственно, а конденс тельности продолжается до тех пор, ветствующие ключи пока не будет подана команда "Пуск". шиной при этом уп

Э

При сближении двух соседних им- рого ключа соедине пульсов в процессе формирования..фа- второго коммутатор зоимпульсного модулированного сигна-. торого соединен с ла при считывании информации с опе- aoro элемента ИЛИ ративного запоминающего устройства 14 1б дешифратора, второ" интервал времени может быть доведен "Пуск" и вторым вх практически до нуля. Это происходит, а второй выход - с

4 когда глубина модуляции в цикле за- первого ключа и пе писи близка к 1. С целью увеличения элемента совпаден интервала времени между импульсами 15 соединен с входом при их сближении в устройстве пре- оперативного запом дусмотрен защитный интервал времени, ства, информационн которой определяется величиной емкос- соединены с выхода ти конденсатора 23. а адресные входы Коэффициент деленую делителя 17 2р счетчика адреса, в частоты определяет скорость передачи рого соединены с в информации. При коэффициенте деле- шифратора, первый в ния частоты больше единицы происхо" первого элемента дит замедленная передача информации, с выходной шиной пр через канал связи. При коэффициенте 25 вторым выходом перв деления частоты меньше единицы дели- первым входом второ тель 17 частоты автоматически преоб- падений, входом выб разуется в умножитель частоты и про- pBTHBHOFQ запомина исходит ускоренная передача информа- и первым входом сче ции через канал связи. 30 рой вход которого

Таким образом, уменьшение. скорос- входом счетчика и ти передаваемого сообщения при фор- входом первого ко мнровании фазоимпульсного сигнала при вход которого соед

Использовании предлагаемого устрой- порогового блока, г ства в системах телефонно-телеграфной частоты выход -кото

Ф связи позволяет повысить помехоустой- вторым входом второ чивость и достоверность передаваемого падений, и третий э сообщения путем уменьшения влияния . о т л и ч а ю щ е е селективных замираний сигнала, связан- с целью повышения д ных с флуктуацией отдельных частот <0 редаваемой информа ных составляющих сигнала, и уменьше нительно введены вт ния реверберационных помех. элементы ИЛИ, второ

Кроме того, уменьшение скорости блок сравнения и де передачи сообщения при телефонно - вход которого соеди телеграфной связи приводит к увеличе- генератора опорной нию дальности связи. входом счетчика дан,Формула изобретения

Устройство .фазоимпульсной модуляции, содержащее амплитудно-импульсный преобразователь, первый вход которого соединен с входной шиной, второй вход — с выходной шиной инверсного сигнала и первым выходом перво55 го коммутатора, а выход — с входом порогового блока и первымн выводами первого и второго конденсаторов и стабилизирующего блока, вторые вывоо блока непосредаторов через соотсоединены с общей равляющий вход втон с первым выходом а, первый вход копервым входом пери выходом первого и вход - с шиной одом элемента ИЛИ, управляющим входом рвым входом первого ий, выход которого разрешения записи инающего устройые входы которого ми счетчика данных, с первыми выходами торые выходы котоходамн первого деход . — с выходом

ИЛИ, а второй входямого сигнала, ого коммутатора, го элемента совора кристалла опе» ющего устройства тчика данных, втосоединен с первым мпульсов и первым ммутатора, второй инен с выходом енератор опорной рого соединен с го элемента совлемент совпадений, с я тем, что, остоверности пеции, в него дополорой и третий и дешифратор, литель частоты, нен с выходом частоты и третьим ных, а выход— .с первым входом третьего элемента совпадений, второй вход которого соединен с вторым входом первого элемента совпадений и вторым выходом первогО коммутатора, третий входс первым выходом второго коммутатора, а выход — с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента совпадений, а выход — с вторым входом счетчика импульсов, выходы которого соединены с входами второго дешифратора и первыми входами блока

12

1458967

11 сравнения, вторые входы которого соединены с выходами оперативного запоминающего устройства, третий вход— с первым выходом второго коммутато5 ра, а выход — с первым входом третьего элемента ИЛИ, выход которого соедппен с первым входом первого коммутатора, а второй вход — с выходам второго дешиАратора, второй вход которого соединен с вторым выходом второго коммутатора и третьим входом второго элемента совпадений.

1458967

Составитель Е. Борзов

Редактор А. Лежнина Техред М,дидык Корректор Г. Решетник

Заказ 378/58 Тираж 879 Подпис ное

ВНИИПИ .о:.Ударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 !.ро. зводс; енно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4