Устройство фазоимпульсной модуляции

 

Изобретение может быть использовано в системах передачи информации с фазоимпульсной модуляцией при нали чии реверберационных помех в канале связи. Целью изобретения является повышение достоверности передаваемой информации. Устройство содержит генератор 1 опорной частоты, элементы 2, 11 ц 13 совпадений, счетчик 3 импульсов , амплитудно-импульсный преобразователь 5, пороговый блок 6, коммутатор 7, элемент ИЛИ 8, счетчик 9 адреса , оперативное запоминающее устройство 10, дешифратор 12, счетчик 14 данных , шину 15 запуска, входную шину 16, цифроанапоговый преобразователь 17, конденсаторы 18 и 19, ключи 20 и 21, стабилизатор 22 разрядного тода. В устройстве путем уменьшения скорости передаваемого соотношения при формировании фазоимпульсного сигнала существенно повышается помехоустойчивость и достоверность передаваемого сообщения . При этом повышается также дальность связи. Кроме того, устройство обеспечивает более высокую, чем в прототипе, линейность модуляции, что повьш1ает достоверность передаваемых сообщений. 3 ил. (С (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 14ll 1958 А1

Н 03 К 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3996527/24-21 (22) 24. 12.85 (46) 23.07.88. Бюл. ¹ 27 (71) Северо-Западный заочный политехнический институт (72) И.А.Андреев, Ю.В.Бауков и Н.Д.Дымович (53) 621.374 (088.8) (56) Авторское свидетельство СССР

¹ 231625, кл. Н 03 К 7/04, 1969.

Авторское свидетельство СССР № 1215170, кл. H 03 К 7/04, 28.12.83. (54) УСТРОЙСТВО ФАЗОИМПУЛЬСНОЙ МОДУЛЯЦИИ (57) Изобретение может быть использовано в системах передачи информации с фазоимпульсной модуляцией при наличии реверберационных помех в канале связи. Целью изобретения является повышение достоверности передаваемой информации. Устройство содержит генератор 1 опорной частоты, элементы 2, 11 и 13 совпадений, счетчик 3 импульсов, амплитудно-импульсный преобразователь 5, пороговый блок 6, коммутатор 7, элемент ИЛИ 8, счетчик 9 адреса, оперативное запоминающее устройство 10, дешифратор l2, счетчик 14 данных, шину 15 запуска, входную шину 16, цифроаналоговый преобразователь 17, конденсаторы 18 и 19, ключи 20 и 21, стабилизатор 22 разрядного тока. В устройстве путем уменьшения скорости передаваемого соотношения при формировании фазоимпульсного сигнала существенно повышается помехоустойчивость и достоверность передаваемого сообщения. При этом повышается также дальность связи. Кроме того, устройство обеспечивает более высокую, чем в прототипе, линейность модуляции, что повышает достоверность передаваемых сообщений. 3 ил.

1411958

Изобретение относится к импульсной технике и может быть использовано в системах передачи информации с фазоимпульсной модуляцией при наличии реверберационных помех в канале связи.

Целью изобретения является повышение достоверности передаваемой информации.

На фиг.1 приведена функциональная схема устройства фазоимпульсной модуляции; на фиг.2 — временные диаграммы работы устройства в режиме записи; на фиг.3 — то же, в режкче считывания.

Устройство фазоимпульсной модуляI ции содержит генератор 1 опорной частоты, элемент 2 совпадений, счетчик 3 импульсов, коммутатор 4, амплитудно-импульсный преобразователь 5, пороговый блок 6, коммутатор 7, эле-. мент ИЛИ 8, счетчик 9 адреса, оперативное запоминающее устройство 10, элемент 11 совпадений, дешифратор 12, 25 элемент 13 совпадений, счетчик 14 данных, шину 15 пуска, входную шину

16, цифроаналоговый преобразователь

17, конденсаторы 18 и 19, ключи 20 и

21, стабилизатор 22 разрядного тока, 30 при этом выход генератора 1 опорной частоты через элементы 13 и 2 совпадений подключен соответственно к первым входам счетчика 14 данных и счетчика 3 импульсов, вторые входы которых соединены с выходом счетчика 3 импульсов и первым входом коммутатора

4, второй вход которого соединен с выходом порогового блока 6, а первый выход — с вторым входом элемента 13 совпадений, с первым входом элемента

11 совпадений, с выходной шиной инверсного сигнала и первым входом амплитудно-импульсного преобразователя

5, второй вход которого соединен с входной шиной 16, а выход — с входом45 порогового блока 6 и первыми выводами конденсаторов 18 и 19 и стабилизатора 22 разрядного тока, вторые выводы которых соединены соответственно через ключи 20 и 21, а стаби- 50 лизатора 22 непосредственно с общей шиной, причем управляющие входы ключей 21 и 20 соединены соответственно с первым и вторым входами коммутатора 7, первый вход которого соединен 55 с первым входом элемента ИЛИ 8 и выходом дешифратора 12, а второй вход " с шиной 15 пуска и вто *м входом элемента ИЛИ 8, выход которого соединен с первым входом счетчика 9 адреса, первые выходы которого соединены с адресными входами оперативного запоминающего устройства 10, вторые вы— ходы — с входами дешифратора 12, а второй вход — с вторым выходом коммутатора 4, выходной шиной прямого сигнала, вторым входом элемента 2 совпадений, третьим входом счетчика

14 данных и входом выбора кристалла оперативного запоминающего устройства 10, информационные входы которого соединены с выходами счетчика 14 дан— ных, вход разрешения записи — с выходом элемента 11 совпадений, а информационные выходы — с входами цифроаналогового преобразователя 17, выход которого соединен с управляющим входом стабилизатора 22 разрядного тока, а второй вход элемента 11 совпадений с вторым выходом коммутатора 7.

Коммутатор 4 может быть выполнен на основе D-триггера, инверсный выход которого соединен с его D-входом, а синхронизирующий вход и R-вход подключены к первому и второму входам коммутатора соответственно. Коммутатор 7 может быть выполнен на основе

RS-триггера, S-u R-входы которого подключены е первому и второму входам коммутатора соответственно. Стабилизатор 22 разрядного тока может быть выполнен на транзисторе, коллектор и база которого соединены с выводами стабилизатора, а эмиттер является его управляющим входом, ток в который обеспечивает цифроаналоговый преобразователь 17. Оперативное запоминающее устройство 10 может быть выполнено на микросхемах памяти 155 или

565 серий.

На фиг.2 показаны сигнал на выходе генератора 1 опорной частоты (а), сигнал на входе порогового блока 6 (б), сигнал на выходе порогового блока 6 в режиме записи (в), фазомодулированный сигнал на втором выходе коммутатора 4 (r), на процесс преобразования интервала времени в количество импульсов (д), происходящий в счетчике 14 данных, сигнал на выходе счетчика 14 данных в режиме записи (е), сигналы на первых выходах счетчика 9 адреса в режиме записи (ж-м).

На фиг.3 показаны сигнал. на выходе цифроаналогового преобразователя

17 в режиме считывания (а), сигнал на входе порогового блока 6 в режиме считывания (б), сигнал на выхол no

3 1411 рогового блока 6 в режятме считывания (в), фазаимпульснйй сигнал на втором выходе коммутатора 4 в режиме считывания (г), сигналы на шине адреса и выходной информационной шине опера- 5 тивного запоминающего устройства 10 в режиме считывания (д,е).

Устройство фазаимпульсной модуляции работает следующим образом.

По команде "Пуск на шину 15 подается короткий пусковой импульс длительностью несколько микросекунд, при этом коммутатор 7 устанавливается в такое положение, что на его первом выходе появляется потенциал

"Лог.О", который закрывает ключ 21.

По этой команде на входную шину 16 поступает входной сигнал, а на втором выходе (инверсном) коммутатора 7 появляется потенциал "Лог. 1", который открывает ключ 20 и создает разрешение по первому входу элементу 11.

Открытый ключ 20 замыкает второй вывод конденсатора 18 на общую шину.

Таким образом, на обкладках конденса- тоаа 18 в начальный момент времени нулевой потенциал по отношению к общей шине. Поэтому на выходе порогового блока 6 образуется потенциал

"JIor.0 . Этот потенциал "Лог.Q" уста- 30 навливает коммутатор 4 таким образом, что на его первом (прямом) выходе появляется потенциал Лог.О, а на втором (инверсном) — потенциал

"Лог.1", который открывает по второму входу элемент 2 совпадений.

С выхода генератора 1 опорной частоты сигнал в виде меандра поступает на первый вход элемента 2, который открывается на время 7= ТхМ, где 40

Т вЂ” период следования импульсов опорной частоты, а М вЂ” число импульсов.

С выхода элемента 2 импульсы -подаются на первый вход счетчика 3 импульсов, который срабатывает только в те мо- 45 менты времени, когда на втором входе элемента 2 присутствует потенциал

"Лог.1". Сосчитав М импульсов счетчик 3 импульсов устанавливает себя по второму входу в исходное состояние 50 (импульсом сброса) . Импульс сброса подается также на первый вход коммутатора 4.

Коммутатор 4 управляет работой элемента 2 и преобразователя 5.

Импульс сброса, поступающий с выхода счетчика 3 импульсов, воздейст- вует на коммутатор 4 так, что на его с 8 4 первом выходе появляется потенциал

"Лаг, 1", а на втором (инверсном) выходе — "Лог. О". Последний закрывает по второму входу элемент 2.

Амплитудно-импульсный преобразователь 3 в:срабатывает постоянное напряжение, на которое накладывается входное переменное напряжение, поступающее по шине 16. Это происходит только в те моменты времени, когда на первом выходе коммутатора 4 появляется потенциал "Лог.О". В эта время происходит заряд конденсатора 18.

При появлении потенциала "Лог.1" на первом выходе коммутатора 4 прекращается заряд и начинается разряд конденсатора 18 да определенного (нулевого) уровня, при котором на выходе порогового блок" 6 образуется перепад напряжения от потенциала

"Лог.1" да потенциала "Лог.О", этот перепад напряжения подается на второй вход (вход установки нуля) коммутатора 4 и управляет ега работой. Например, при подаче на. второй вход коммутатора 4 потенциала "Лог.О" на его первом выходе возникает потенциал

"Лог.Î, а на втором (инверсном выходе) Лог. 1",. Потенциал "Лог.1" ат коммутатора 4 подается на второй вход элемента 2 и открывает его.

В результате на втором входе элемента. 2 появляется последовательность фазомодулированных импульсов положи-, тельной полярности, а на первом выходе коммутатора 4 последовательность фазомадулираванных импульсов противоположной полярности.

Фазомодулированная последовательность импульсов, которая образуется на первом выходе коммутатора 4, поступает на второй вход элемента 13 и открывает его на время Т0- Т ° М, где

Т вЂ” время между соседними импульсами фазомодулированной импульсной последовательности. На первый вход элемента 13 поступает сигнал опорной частоты с генератора 1 опорной частоты. Таким образом, на выходе элемента 13 возникает серия (пачка импульсов), число импульсов в пачке зависит ат То и равно Р =(Т0= Т И)/Т.

Следовательно, число импульсов в пачке содержит в себе информацию о времени Т0. С выхода элемента 13 серии импульсов поступают на первый вход счетчика „14 данных, который преобразует число импульсов в двоичный код (параллельный код). Кодовая комбина14119

5 ция, образующаяся на информационных выходах счетчика 14 данных, поступает н а ин формационные входы о пер ат ив н ого запоминающего устройства 10 только в те моменты времени, когда на третий вход счетчика 14 данных поступает импульс разрешения считывания данных, ( который снимается с второго выхода коммутатора 4, По окончании импульса ! !

О разрешения считывания данных происхо1 дит сброс (отпирание информации) счетчика 14 данных путем подачи на его второй вход (вход установки нуля) имУ пульса сброса, который формируется на

15 выходе счетчика 3 импульсов. Далее процесс формирования кодовых комбинаций повторяется, По команде 1Пуск" пусковой импульс поступает на второй вход элемента 8

20 и с его выхода — на первый вход счетчика 9 адреса, обнуляя его. С второго выхода коммутатора 4 последователь-

1 ность фаз омодулированных импульсов положительной полярности поступает на !. второй вход счетчика 9 адреса, который преобразует последовательность ( импульсов в двоичный код, т.е. десятичное выражение числа импульсов пришедших на второй вход счетчика 9 ад(30 реса будет преобразовано в двоичное число. Таким образом, кодовая комбинация, образующаяся на первых выходах счетчика 9 адреса, поступает на адресные входы оперативного запоминающего устройства 10. 35

По команде "Пуск" на первом входе элемента 11 появляется сигнал разрешения "Лог.1, который позволяет осуществить прохождение через этот элемент фаэомодулированной последователь-40 ности импульсов, которая .является сигналом разрешения записи. Этот сигнал снимается с первого выхода коммутатора 4 и подается через элемент 11 на вход разрешения записи оперативного 45 запоминающего устройства 10 °

С второго выхода коммутатора 4 снимается последовательность фазомодулированных импульсов положительной полярности, которая является одновре- 50 менно сигналом "Выбор кристалла" и подается на вход "Выбор кристалла" оперативнîro запоминающего устройст" ва 10. Сигнал "Выбор кристалла" вьгбирает требуемую микросхему из опера- 55 тивного запоминающего устройства 10, состоящего из ряда микросхем. Подача управляющего сигнала на вход разрешения записи при наличии сигнала "Выбор

58 ь кристалла" на вход разрешения записи при наличии сигнала "Выбор кристалла" осуществляет операцию записи. Таким образом, происходят преобразование интервалов времени между импульсами фазомодулированной импульсной последовательности в двоичный код и запись этого кода в оперативное запоминающее устройство 10.

Емкость оперативного запоминающего устройства определяется по формуле

С = T>/T„ «, e T — время цикла записи; Т вЂ” среднее время между соседними импульсами фазомодулированной импульсной последовательности.

Например, чтобы записать звуковой сигнал с граничной верхней частотой

2,5 кГц, в течение цикла записи, например, 10 с необходимо оперативное запоминающее устройство емкостью

50000 бит, при этом число разрядов должно быть 8-12.

Сосчитав, например, 50000 импульсов фазомодулированной импульсной последовательности счетчик 9 адреса формирует на выходе дешифратора 12 сигнал, который через элемент 8 подается на первый вход счетчика 9 адреса и обнуляет его. Кроме того, этот сигнал подается на первый вход коммутатора ? и устанавливает его в такое положение, что на его первом выходе появляется сигнал "Лог.1", а на втором выходе сигнал "Лог.0". Сигнал

"Лог.0" закрывает ключ 20 и элемент

11, запрещая при этом запись в оперативное запоминающее устройство 10, а сигнал "Лог.1" поступает на вход ключа 21 и открывает его, при этом второй вывод конденсатора 19 замыка . ется на общую шину.

При замыкании второго вывода конденсатора 19 на общую шину на втором выходе коммутатора 4 появляется последовательность импульсов, при этом период следования импульсов зависит от величины емкости конденсатора 19.

Кроме того, величина емкости конденсатора 19 определяет скорость считывания информации (уменьшение, увеличение) в оперативном запоминающем устройстве 10.

Последовательность импульсов, снимаемая с второго выхода коммутатора

4,поступает на вход "Выбор кристалла" оперативного запоминающего устройства 10 и на второй вход счетчика 9 адреса, который преобразует десятичное выражение числа импульсов, про1411958

Таким образом, благодаря уменьшению скорости передаваемого сообщения при формировании фазоимпульсного сигнала можно осуществить повышения помехоустойчивости и достоверности передаваемого сообщения путем уменьшения влияния селективных замираний сигнала, связанных с флуктуацией отдельных частотных составляющих спектра, и путем уменьшения реверберационных помех. шедших на его второй вход в параллельный двоичный код. Таким образом, кодовая комбинация, образующаяся на первых выходах счетчика 9 адреса, поступает на адресные входы оперативного запоминающего устройства 10.

При подключении первой ячейки памяти оперативного запоминающего устройства 10 на его информационных выходах формируется кодовая комбинация, которая через цифроаналоговый преобразователь 17 преобразуется в постоянный уровень напряжения. Этот уровень напряжения воздействует на эмиттер транзистора 22 до тех пор, пока конденсатор 19 не разрядится до определенного (нулевого) уровня, при котором на выходе порогового блока 6 образуется перепад напряжения от потенциала "Лог.1" до потенциала Лог.0". Этот перепад напряжения воздействует на коммутатор 4 так, что на его втором выходе появляется импульс, который переводит счетчик

9 адреса в такое состояние, что в оперативном запоминающем устройстве

10 подключается следующая ячейка памяти. С этой ячейки памяти считывается новая кодовая комбинация и подается на информационные входы цифроаналогового преобразователя 17, которые преобразуют новую кодовую комбинацию в постоянный уровень напряжения. Этот уровень напряжения воздействует на транзистор 12, изменяя при этом время разряда конденсатора 19. Далее .процесс формирования фазомодулированной импульсной последовательности продолжается до тех пор, пока не будет подана команда "Пуск".

Транзистор 22 выполняет две функции: обеспечивает линейный разряд конденсаторов 18 и 19, что способствует повышению линейности модуляции, и является модулятором в процессе считывания информации с оперативного запоминающего устройства 10.

Кроме того, уменьшение скорости передачи сообщения при телефониотелеграфной связи приводит к увеличению дальности связи.

Предлагаемое устройство обеспечивает более высокую линейность модуляции, что улучшает достоверность передаваемых сообщений.

Формула изобретения

Устройство фазоимпульсной модуляции, содержащее соединенные последовательно генератор опорной частоты, первый элемент совпадений и счетчик импульсов, второй вход которого "оединен с первым входом первого коммутатора, второй вход которого соединен с выходом порогового блока, а первый выход — с вторым входом первого элемента совпадений, первый конденсатор, первый вывод которого соеди— нен с первым выводом стабилизатора разрядного тока, второй вывод которого соединен с общей шиной, дешифратор и первый ключ, о т л и ч а ю— щ е е с я тем, что, с целью повышения достоверности передаваемой информации, в него дополнительно введены второй и третий элементы совпадений, второй коммутатор, второй конденсатор, второй ключ, счетчики адреса и данных, элемент,ИЛИ, оперативное запоминающее устройство, цифроаналоговый преобразователь и амплитудно-импульсный преобразователь, выход которого соединен с входом порогового блока и первыми выводами обоих конденсаторов, первый вход — с входной шиной, а второй вход — с вторым выходом первого коммутатора, выходной шиной инверсного сигнала и первыми входами второго и третьего элементов совпадений, второй вход третьего из которых соединен с выходом генератора опорной частоты, а его выход — с первым входом счетчика данных, второй вход которого соецинен с выходной шиной прямого сигнала, первым выходом первого коммутатора и входом "Выбор кристалла" оперативного запоминающего устройства, третий вход — с выходом счетчика импульсов и его вторым входом, а информационные выходы — с информационными входами оперативного запоминающего устройства, адресные входы которого соединень; с первыми выходами счетчика адреса, вторые выходы которого соединены с входами дешифратора, вы1А11958

01 1а1

010

1001

1 0 0 4

1 0 0 4

0 0

011 1 ход которого соединен с первыми входами элемента ИЛИ и второго коммута тора, вторые входы которых соединены с шиной 1!Пуск"у выход элемента ИЛИ— (, с первым входом счетчика адреса, первый выход второго коммутатора — с управляющим входом второго ключа, а его второй выход — с управляющим входом первого ключа и вторым входом второго элемента совпадений, выход которого соединен с входом разрешения записи оперативного запоминающего

1 0 7 0 1 д 1

Шина а реса A 3

I устройства, вход "Выбор кристалла" которого соединен с вторым входом счетчика адреса, а информационные выходы — с входами цифроаналогового преобразователя, выход которого соединен с управляющим входом стабили— затора разрядного тока, второй вывод которого соединен с первыми выводами обоих ключей, вторые выводы которых соединены соответственно с вторыми выводами первого и второго конденсаторов °

1411958

Составитель Е, Борзов

Техред Л. Сердюкова Корректор В ° ГиРнЯк

Редактор О. Головач

Заказ 3672/55 Тираж 928 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектна ная 4