Устройство для сопряжения процессора с памятью

 

Изобретение относится к области вычислительной техники и может быть использовано для организации обмена информацией между ЭВМ и накопителем на магнитной ленте последовательного доступа. Целью изобретения является упрощение и повышение коэффициента использования оборудования устройства. Устройство содержит блок 1 сравнения, счетчик 2 текущей зоны, счетчик 3 заданной зоны, триггер 4 чтения, триггер 5 записи, триггер 6 разрешения записи, элементы И 7 - 14, элементы ИЛИ 15 - 18, элементы 19, 20 задержки, формирователь 21 импульсов. Цель достигается использованием всех узлов устройства. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 5 С 06 Г 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H д ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4479037/24-24 (22) 26.08.88 (46) 07.06.90. Бюл. Н 21 (72) А.А.Мирзабеков (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ю 1216776, кл. С 06 F 3/00, 1964.

Авторское свидетельство СССР

М 1424567, кл. G 06 F 13/00, 1987. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРА С ПАМЯТЬЮ (57) Изобретение относится к области вычислительной техники и может быть

„.ЯО„„1569 1 А1

2 использовано для организации обмена информацией между ЭВМ и накопителем на магнитной ленте последовательного доступа. Целью изобретения является упрощение и повышение коэффициента использования оборудования устройства. Устройство содержит блок 1 сравнения, счетчик 2 текущей зоны, счетчик 3 заданной зоны, триггер 4 чтения, триггер 5 записи, триггер 6 разрешения записи, элементы И 7-14, элементы ИЛИ 15-18, элементы 19-20 задержки, формирователь 21 импульсов.

Цель достигается использованием всех узлов устройства. 1 ил.

156984

Изобре- ение относится к вычислительной технике и может быть использовано, например, в специальзирован;ной автоматизированной системе конЭ троля и управления (САСКУ) при организации (управлении) обмена цифровой информацией между управляющей цифровой ЗВМ и накопителем на магнитной ленте (МЛ) последовательного позонного доступа.

Цель изобретения - упрощение уст:ойства и повышение коэффициента исользования оборудования устройства, На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 сравнеНия, счетчик 2 номера текущей зоны и счетчик 3 номера заданной зоны, триггер 4 чтения, триггер 5 записи, триг- 20 гер 6 разрешения записи, элементы И

7-14, элементы ИЛИ 15-18, первый 19 и второй 20 элементы задержки„ формирователь 21 импульсов, информационный вход 22, вход 23 "Чтение" уст- 25 ойства, вход.24 "Запись" устройства, вход 25 "Конец операции" устройства, вход 26 "Разрешение записи" устройтва, выход 27 "Чтение зоны" устройства, выход 28 "Запись зоны" устройства, выход 29 Пропуск зоны вперед устройства, выход 30 "Пропуск зоны назад" устройства.

Устройство для сопряжения процессора с памятью работает следующим образом.

Функционирование устройства начинается с установки по входу 22 в счетчик 3 номера рабочей зоны, с которого должна считываться или записываться информация, и затем выставки на вход 23 или вход 24 команды

"Чтение" или "Запись". По команде

"Чтение" триггер 4 устанавливается в единичное состояние и сигнал с его прямого выхода через элемент ИЛИ 18 поступает на элемент И 7, а через элемент ИЛИ 15 - на вход разрешения блока 1. сравнения. Здесь возможны три состояния: первое, когда номер

5О рабочей зоны больше номера текущей зоны, тогда активным будет выход Ъольше"; второе, когда номер рабочей зоны соответствует номеру текущей зоны, тогда активным будет выход

"Равно"; третье, когда номер рабочей

55 зоны меньше номера текущей зоны, тогpà активным будет выход "Меньше". цля первого состояния сигнал с блока 1 поступает на элемент И 10 и на элемент И 9 (для накопителя команда

"Пропуск зоны вперед ) и присутствует на нем, пока выполняется неравенствономер рабочей зоны больше номера текущей зоны, В результате работы накопителя на входе 25 возникают импульсные сигналы команд "Конец операции", которые для рассматриваемого состояния проходят через элемент И 9 и элемент

ИЛИ 16 на инкрементный вход счетчика

2, содержимое которого сопоставляется в блоке 1 с содержимым счетчика 3. В момент совпадения их содержимого в блоке 1 будет снят сигнал на выходе

"Больше" и подан сигнал на выходе

"Равно".. Следовательно, появится сигнал на выходе элемента И 7 и выходе

27. Одновременно сигнал с выхода нРавно" блока 1 поступает через элемент 19 задержки на первый вход элемента И 11, подготавливая прием очередного сигнала "Конец операции" как следствие выполненного чтения. Элемент 19 задержки согласовывает моменты пропадания сигнала на входе 25 от предыдущей операции и поступления разрешающего сигнала на элементе И 11, Таким образом, после завершения чтения информации зоны на входе 25 появляется сигнал ограниченнной длительности, который поступает: через элемент Й 11 на элемент ИЛИ 16, увеличивая содержимое счетчика 2; на вход формирователя 21 и на вход установки в исходное состояние триггера ч, снимая тем самым разрешающий сигнал с входа блока 1 и любые сигналы на выходах устройства. Лля третьего состояния сигнал с выхода "Меньше" блока 1 сравнения поступает разрешающий сигнал на элемент И 10 и на выход 30 (для накопителя команда "Пропуск зоны назад" и присутствует на нем, пока выполняется неравенство — номер рабочей зоны меньше номера текущей эоны).

Сигналы "Конец операции" с входа 25 поступают только через элемент И 10 на декрементный вход счетчика 2. В момент равенства содержимого счетчиков 2 и 3 в блоке 1 пропадает сигнал на выходе "Меньше" и появляется сигнал на выходе "Равно".

По сигналу на входе 2ч команды

"Запись" триггер 5 устанавливается в единичное состояние и сигнал с его прямого выхода поступает на элементы И 8 и И 12 и через элемент ИЛИ

1569841

15 на вход разрешения блока 1 сравнения, Триггер 6 остается в исходном состоянии и единичный сигнал с его инверсного выхода присутствует на элементе И 12,, Тогда возникает сигнал на выходе элемента И 12, который через элемент ИЛИ 18 подготавливает к работе элемент И 7 для формирования команды чтения и одновременно поступает на декрементный вход счетчика 3, устанавливая тем самым номер предыдущей читаемой при записи зоны, и на вход элемента И 13. Далее происходит чтение аналогично рассмотренному. По получении сигнала "Конец операции" на входе 25 на счетчике 2 устанавливается номер текущей зоны, соответствующий номеру зоны, в которую необходимо записать информацию, на 20 выходе формирователя инициируется импульсный сигнал, который через элемент И 13 поступает на инкрементный вход счетчика 3, возвращая его в исходное состояние, и через элемент за- 25 держки 20 и элемент ИЛИ 17 на вход установки в единичное состояние триггера 6. Время задержки элемента 20 позволяет также выполнить анализ в

3Bl 1 (или в устройстве обмера) номера считанной зоны и в случае невыполнения этого анализа сформировать сигнал установки элементов устройства в исходное состояние (вход и цепи устаконки в исходное не показаны), после чего в системе должно быть принято решение: либо повторить операцию, либо прекратить операции с фиксацией отказа.

Триггер 6 устанавливается в единич40 ное состояние, сигнал с прямого .выхода поступает на вход элемента И l4 и элемента И 8. Разрешающий сигнал а выходе элемента И 12 снимается и на входах элементов И 7 и И 13 также пропадают разрешающие сигналы. Содержимое счетчиков 2 и 3 совпадает, блок

1 инициирует сигнал на выходе "Равн;-у, который через элемент И 8 формирует на выходе 28 сигнал команды "Запись зоны". По завершению операции з.- писи на входе 25 появляется импульсный сигнал, который через элемент И

11 поступает: через элемент ИЛИ 16 на инкрементный вход счетчика 2 и

55 через формирователь 21 на вход элемента И 14 и далее на входы установки в исходное состояние триггеров 5 и 6. Выходы устройства приведены в исходное состояние и устройство подготовлено к приему очередного задания с текущего положения ИЛ.

5сли необходимо выполнить последовательную запись информации в несколько зон, то можно исключить дополнительное чтение предыдущей зоны при записи сигналом на входе 26, который поступает раньше сигнала записи на входе 24 и через элемент ИЛИ

17 устанавливает триггер 6 в единичное состояние. Запрещается прохождение сигнала через элемент И 12 и подготавливается элемент И 8 к работе.

Так что по сигналу команды "Запись" активизируется сигнал непосредственно на выходе 28 при подводе МЛ к заданной зоне. формула изобретения.

Устройство для сопряжения процессора с памятью, содержащее блок сравнения, выход "Равно",которого соединен с первыми входами первого и второго элементов И, выход "Больше" блока сравнения соединен с первым входом третьего элемента И и выходом пропуска зоны "Вперед устройства, выход пропуска зоны "Назад" которого соединен с выходом "Иеньше блока сравнения и с первым входом четвертого элемента И, выход которого соединен с вычитающим входом счетчика номера текущей зоны, выход которого соединен с первым информационным входом блока сравнения, вход разрешения которого соединен с выходом первого элемента

ИЛИ, вход конца операции устройства соединен с вторыми входами третьего и четвертого элементов И и с первым входом пятого элемента И, выход которого соединен с нулевым входом триггера чтения и первым входом второго элемента ИЛИ. второй вход которого соединен с выходом третьего элемента

И, а выход - с суммирующим входом счетчика номера текущей зоны, входы чтения и записи устройства соединены с единичными входами соответственно триггеров чтения и записи, единичные выходы которых соединены с входами первого элемента ИЛИ, выход триггера записи соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены с выходами соответственно чтения и записи устройства, третий

1569841

Составитель А.Мирзабеков

Редактор Л.Зайцева Техред H.Äèäûê Корректор В. Кабаций

Заказ 1450 Тираж 566 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 элемент ИЛИ, первый элемент задержки, счетчик номера заданной зоны, о т: л и ч а ю щ е е с я тем, что, с це. лью упрощения и повышения эффектив5 ности использования оборудования устройства, в него введены триггер разрешения записи, формирователь импульса, три элемента И, элемент ИЛИ, элемент задержки, причем вход разрешения записи устройства соединен с первым входом третьего элемента. ИЛИ, выход которого соединен с единичным входом триггера разрешения записи, нулевой выход которого соединен с первым входом шестого элемента И, выход которого соединен с первыми

:входами четвертого элемента ИЛИ, седьмого элемента И и вычитающим входом счетчика номера заданной зоны, 2п выход которого соединен с вторым ин-формационным входом блока сравнения, выход "Равно" которого соединен через первый элемент задержки с вторым входом пятого элемента И, выход которого через формирователь импульса соединен с первым входом восьмого элемента И и вторым входом седьмого элемента И, выход которого соединен с суммирующим входом счетчика номера заданной зоны и через второй элемент задержки с вторым входом третьего элемента ИЛИ, выход восьмого элемента И соединен с нулевыми входами триггера записи и триггера разрешения записи, единичный выход которого соединен с третьим входом второго элемента И и вторым входом восьмого элемента И, единичный выход триггера записи соединен с вторым входом шестого элемента И, единичный выход триггера чтения - с вторым входом четвертого элемента И, выход которого соединен с вторым входом первого элемента И.

Устройство для сопряжения процессора с памятью Устройство для сопряжения процессора с памятью Устройство для сопряжения процессора с памятью Устройство для сопряжения процессора с памятью 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении многопроцессорных систем с асинхронным обращением нескольких процессоров к общей памяти

Изобретение относится к вычислительной технике и может быть использовано для автоматического ввода в процессор ЭВМ при включении питания стартовой информации, например содержимого счетчика команд и регистра состояния

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации

Изобретение относится к области цифровой автоматики и может быть использовано в устройствах систем управления

Изобретение относится к вычислительной технике и может быть использовано при построении отказоустойчивых вычислительных систем

Изобретение относится к вычислительной технике и предназначено для использования в многомашинных и многопроцессорных вычислительных системах

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов на основе магистрального параллельного интерфейса для подключения к ЭВМ периферийных устройств

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах с общей магистралью, в многомашинных системах управления связью

Изобретение относится к области вычислительной техники и предназначено для построения коммутационных сетей вычислительных систем

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Модем // 2109332
Изобретение относится к области вычислительной техники и касается портативного интерфейсного блока или содема, который позволяет устанавливать временную двустороннюю связь между заключенной в корпус аппаратурой управления технологическим процессом и персональным компьютером общего назначения без использования электрического соединения между ними

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к устройствам для управления передачами данных через неспециализированную шину между запоминающим устройством или совокупностью внешних устройств (включая процессоры), как по отдельности, так и в совокупности, а более конкретно, к средствам, позволяющим разрешать конфликты на основе приоритетов между устройствами более эффективно, посредством исключения бесполезно отработавших циклов разрешения конфликтов и больших пакетных буферных устройств, и делать пропускную способность доступной для передачи данных

Изобретение относится к схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, более конкретно к электронным схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, обеспечивающей передачу информации даже при наличии ошибок в линии связи за счет дуплексной связи между диспетчерскими устройствами
Наверх