Цифровой фильтр

 

Изобретение относится к радиотехнике и может быть использовано в системах цифровой обработки сигналов. Цель изобретения - повышение точности фильтрации и быстродействия. Цифровой фильтр (ЦФ) содержит блок 1 управления, регистры 4 и 5 коэффициентов, буферные регистры 6 и 7, регистр 8, блок 9 памяти коэффициентов, блок 10 памяти данных, арифметический блок 11. ЦФ по п.2 отличается выполнением блока 1 управления из блока 1 - 1 синхронизации, блока 2 управления каналами обработки и блока 3 управления обменом данных. Повышение точности фильтрации и быстродействия достигается введением буферных регистров 6 и 7, регистров 4 и 5 коэффициентов, их соединением с узлами ЦФ и выполнением блока управления. 1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1)5 Н 03 K 17/04

8Щ01 она

Щ71!7;: . -. .;::. 1Щ

ОБРУТЕни

-- .4BTOPGHGMV СВИДЕТЕЛВСТВУ (54) ЦИФРОВОЙ ФИЛЪТР

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (2, ) 4409373/24-09 (22) 12.04.88 (46) 07. 06. 90. Бюл. № 21 (71) Винницкий политехнический институт (72) Ю.А.Буняк, Я.И.Капицкий и В.Д.Ляхвацкий (53) 621.396 (088.8) (56) Патент США - 4117541, кл. С 06 Г 15/34, 1978. (57) Изобретение относится к радиотехнике и может быть использовано в системах цифровой обработки сигналов. Цель изобретения — повышение

„„SU„„1569966 А 1

2 точности фильтрации и быстродействия.

Цифровой фильтр (ЦФ) содержит блок 1 управления, регистры 4 и 5 коэффици--ентов, буферные регистры 6 и 7, реристр 8, блок 9 памяти коэффициентов, блок 10 памяTH данных, арифметический блок 11. ЦФ по п. 2 отличается выполнением блока 1 управления из блока 1-1 синхронизации, блока 2 управления каналами обработки и блока

3 управления обменом данных. Повышение точности фильтрации и быстродействия достигается введением буферных регистров 6 и 7, регистров 4 и 5 коэффициентов, их соединением с узлами

ЦФ и выполнением блока управления. з.п. ф-лы, 5 ил.

1569966

Изобретение относится к радио гехнике, в частности к устройствам цифровой низкочастотной фильтрации, и может быть использовано в системах цифровой обработки сигналов.

Цель изобретения — по3н пшенке точности фильтрации и быстрсдействия.

На фиг. 1 п-,иведена эгектрическая структурна.-, схема цифрового фильт-10 рaÄ Ita фиг. 2 — времекные диаграммь3, пояс .яющие ега работу; ка. фиг. 3-5 электрическая структурная схема блос HHxpo «4:I çe.«4 433, у -.р-.:. впения канала-.áp:«áo TêH -- ., трав.« оия обменом 1S

:,явных.

Цифровой фильтр содержит блок 1 управления, содержащий блок 1 — 1 синхронизации, блок 2 управ ения каналам-ии обработки и блок 3 управ33ения об". 20 меном данных, первый и в"ropott pe— гистры 4 и 5 коэффициентов, входной и выходной буферные регистры 6,. 7, регистр 8, блок 9 памяти коэффициентов, блок 10 памяти данных, арпфме- 25 тический блок (АБ) 11, первый 13"oJI

12, тактовый вход 13, первый управляющий вход 14, первый выход 15 бпо— ка управления обменом данных, 114 .рвый выход 16 блока управления канал;1ми 30 обработки, управляющие входы с 33тсро,;-o по двенадцатый 17-27„ второй вход

28, группу первых выходов 29 блока управления, второй и третий выходь4

30 и 31 блока синхронизации, второй

35 и третий выходы 32 и 33 блока управления каналами обработки, втopoAI, третий, четвертый и пятьй вь3хбдь3

34-37 блока управления сбменом,|анных, первый и второй входы 38 и 39 и выход 40 арифметическсго блока и выход 4 1 цифрового фильтра, Блок 1-1 синхронизации содержит счетчик 42, блок 43 памяти микроко.анд, элемент ИЛИ 44, элементы И

Д4 †. з- 47, триггер 48, элемент ИСКЛУ1Л}0ИЛИ 49.

Блок 2 управлекия каналами с бряботки содержит элементы И .50 и 51, счетчики 52-55, блоки 56-60 ср;внения, элементы 2-2И-ИПИ о1 и 62„

/ 50 инвертор 63, формирователи 64-66 импульсов, элемент И 67, триггс1131

68-70.

Блок 3 управления обменом данных содержит триггеры 71-78, элементы «

И 79-81, ф<.рмирователи 82-86 импульсов, .четчик 87, дешифратор 88 и блок

89 гаяв.-:ения.

1 1 I 1 а 1 4 B «+ а,, 1 +

О С 4> 1 4>-4 44- 2

+ ь,,и

+ 2Ь Y

I J-;e i —; Y -1 — входные

14 да33ные, Y — выходные, Ь, = — Ь " ? 2, Ь = -Ь . На фиг. 2 приведена 33ремекняя диаграмма работы блокя. 1 — 1, 31ри— ведены генерируемые им сигналы H режимы „Сиг каль1 управле кия бпс ком — i и номера пик>1й по каторым сни даются. На фиг. 3 -- I.pt»13eteI а со.;4кциокальная схема блока 1 — 1.

Как показана на фиг, 2, различные звенья ЦФ выполняются за ра:-нсе Нремя. Первое звена выпслкяется с ..»e«; с по 2 g — H т,, x T H!>«э««с ".; .1«to« 4«е

Ц33фрсвсй фи33ьтр 1>я ба гает с 3едующим образом.

11 11

В начале сигнал Пуск, Itoc TyIIattt1tu.й ня восьмой управляк1щий вход 23, устанавливает все триггерные и счетные схемь1 блоков 1-3 в исхсд1.се состояние и состояние Стоп . С помощью кодов, поступающих на входы 14, 1?22, определяется режим работы ЦФ с квадратурной модуляцией ипи IteT (вход 14), если вводится промежуточное прореживание, то устанавливается число звеньев в первом каскаде (вход

l7), общее число звеньев в первом и во втором каскадах (вход 18), код прсреживяния после первого каекада (вход 19) и ксэффиц33е33т прорежива33ия после второго каскада (вхоп 21) . Гсли промежуточного прореживяния кет, то код на входе 17 раве33 коду входа

18. Код на входе 19 равен нулю. Гели после второго каскада также нет про— реживания, то код на входе 2 равен нулю. Если обрабятывают4 я данкые с: нескольких каналов, то устанавливаются коды íà входах 20 и 22, в IIpGTIIB ном случае они ра1133ь1 нулю. Если осуществляется квадрятуркая мод:. ..--:ция, То код ня входе 20 в два раза больше кода ня входе,22, если нет, о они равны. Все перечисленные код;,. уста— на33пиваются распайкой соответствующих контактов к логическому нулю ипи единице.

Блок 1-1 синхронизации пред33азначен для управления последовательностью выпал.:.ния операций ЛБ 11 и обменом данных в шинах 38 и 39 при реализации биквадратного звена в соответствии сс следу3ощим вь3ражением.

1569966 первое и не последнее в каскаде) с

2-го по 23-е и последнее звено в каскаде с 2-го по 29-е. Работа первого звена отличается тем, что необходимо в АБ 11 записать содержимое входного буферного регистра 6 (вх. отсчет) и весовой коэффициент из регистров 4 или 5, после чего выполняется первый цикл умножения (такты 1-3). В такте

4 в регистр 8 записывается результат произведеьпlÿ, а в АБ 11 записываются

Y „„и а „, в тактах 6 и 7 в блок 10 место сч:|танного записывается

В такте 7 стробируется выпол-7 1-1 с f- l ие o; --...=.-, а l + а

0 n- при этом второе слагаемое в такте 7 по переднему фронту записывается в акумулятор AE 1:г.:: ",у ш|ег выполнение операции ". . 1:, ып =дня е-.ся аналогично — в каждом периоде из 4-х тактов осуц|ествляется чтение блоков

9 и 10 и стробирование АБ 11. Практически во всех ЦФ коэффициенты Ъ | в

1 (1) больше единицы, поэтому их удобно масштабировать в системе счисления с фиксированной запятой как 2Ь ;", где Ib" I (1. Если это не делать, то

1 приходится масштабировать все коэффициенты относительно Ь как мак1 симального, что сужает динамический пиапазон вь.числительного устройства.

Поэтому в алгоритме работы ЦФ введено двойное, выг;олнение- операции ум|1 ножения Ь Y „,. Каждое промежуточпое звено начинается с чтения из блока 10 |. „ и из блока 9а, в осзободившуюся ячейку блока 10 будет записано Y, которое в этот момент вычисляется в АБ !1 и в такте 4 записывается в регистр 8. Вычисления последнего. звена отличаются от первого и промежуточного тем, что необходимо считать результат в регистр 8 (такт 27), записать его в блок 10

,такты 28;:: 29), после чего АВ 11 готов к обработке следующего канала дзинь-х Ело| 1 — 1 |формирует строб переключения канала (такт 30), а если обрабатывается последний канал — сигнал сброса обработки. После первого звена и каждого промежуточного в такте 24 блоком 1-1 формируется сигнал переключения звена. При выполнении первого звена в тактах 0 и осуществляется чтение входного отсчета из буферного регистра 6 и запись его в АБ 11, после этого, при условии, что нет сигнала разрешения квадратурнай модуляции на входе 14 или при условии, что выполняется обработка с квадратурной модуляцией

5 вторым весовым коэффициентом, входной буферный регистр 6 освобождается и готов к приему следующего отсчета. Блок 1-1 при этом во втором такте генерирует сигнал разрешения записи данных во входной буферный регистр 6, который снимается блоком 3 после записи очередного отсчета.

По сигналу строба звена блок 1 †переходит на второй такт, блок 2 изменяет состояние счетчика 52 звеньев и сравнивает его с входами на входах 17 и 18. Если выполняется короткий цикл фильтрации (выполняются тОлько первые каскады в каждом

20 канале), то при равенстве состояния счетчика 52 звеньев и кода на входе

i7 формируется сигнал последнего звена, который запрещает генерацию блоком 1 — 1 в такте 24 сигнала строба

25 звена и разрешает прохождение тактов

24-29, генерацию в такте 30 строба канала обработки. Если разрешена квадратурная модуляция, то происходит переключение триггера, который управляет включением в тактах 0 и 1 регистров 4 и 5, блок 1-1 переходит на нулевой такт. Если выполняласьобработка последнего канала, то блок

1 — 1 формирует в такте 30 сигнал сбро35 са обработки. Ло этому сигналу происходит изменение состояния счетчика

54 циклов обработки блока 2 и сравнение его с кодом промежуточного прореживания на входе 19. Если они рав40 ны, то следующий цикл обработки всех каналов будет полный — фильтрация данных во всех каналах будет осуществляться двумя каскадами.

По окончании полного цикла обработки происходит изменение счетчика

55 полных циклов блока 2, состояние которого сравнивается с кодом повторного прореживания на входе 21.

При условии равенства блок 2 форми5О рует сигнал разрешения записи результата в выходной буферный регистр 7.

При вычислении последнего звена блок

1-1 в такте 27 осуществляет запись с выхода АБ 11 результата в этот регистр 7. По окончании промежуточного прореживания счетчик 53 ч .слг карот— ких циклов блока 2 переходит в исходное состояние, по окончг п и повторного прореживания счетчик 54 пол1569966 ных циклов также переходит в исxoil, ное состояние.

?!ри вычислении каждого б 1квядратного звена в соответствии с (1) г операциях участвуют отсчеть1 ". Y

n< 1.- 1

1 и 1 )l,KOTophle C×È "I .IIßÞÒÑI." 11з п-1 блока 10. При этом происходит и тактах 6 и 7 запись Y " на место Y „ и в следующем цикле вычисления (ко10 ротком или полном) ячейка памя-.и с

Y будет выступать как У, а т

1- 1

n-l ячейка с Y как Y „, . Поэтому для

fl - 1 различения ячеек памяти вводится сиги.- л четное ГИ ц<1КЛа Я< отки, 1 сли

:,, . кл четныи, 1Ч млад1яи11 адрес 1чеек памяти Y, Y i„„раве:1 нулю, а 1 „„, У вЂ” единице, з нечет1.ом наоборот. При переходе от цикл;. к циклу сигнал четности меняется, Так как первый и второй каскады участвуют в работе с разной "-<а< татой, то для каждого из них необходи 1 свой <:ит нал четности. Четность первого каскада (Ч1) изменяется по кажд<я1у сигналу 25 сброса обработки, четность второго (Ч2) — по сигналу сброса 11олных циклов.

На фиг. 2 приведе . график и.<менения младп<его адреса блока 10 в зависимости от четности. Сплошная .1иния для Ч = О, пунктирная Ч = 1. Переключение с Ч 1 ча I 2 происход 1т при переходе с первого каскада на второй что осуществляет блок 2. 1!анны - для

35 каждого канала в блоках 9 и 10 определяют состоянием соотнeTcòâóI<öèõ счетчиков блока 2, выходы Ico oillix 32 подключены к адресным входам б.1оков

9 и 10. В каждом цикле вычисления звена, начиная с такта 12 и 23 (29 для последнего звеня)„ адрес ячеек блска 10 должен быть уве:1ичен:1а единицу по сравнению с состоянием счетчика звеньев, определякщего индекс — 1. Это операция выполняется микро:-ограммным блоком 1 — 1, поэтому код .ена из блока 2 через выход 16 передается в б Iок 1 — 1. Адресные разряды, соответствующие коду звена пеоеда50 ются блоку 10 по выходу 29, блоку 9 по выходу 32.

Для обеспечения MaKcHMaIII пропускной способности предлагаемого

ЦФ обмен данными ЦФ с АЦП . генера 5 тором весовых коэффициентов асинхронный. Управление обменом осуществляется блоком 3. По импульсу частоты дискретизации Ila входе 25 устанавливя ется зя11ро<. ап11< и да ннн<х, по < иг11алу Пуск Ila вхо;<е 23 устанан гивяется разреше<ие записи во входной буфер11ый регистр 6, который разрешает блоку 3 с помощью второй тактовой частоты на входе 2ч формиро1-:<.ть сигнал чтения кана

1 !

peIистр 6. По<ле записи сиг1:ал раз-! решения снимается, формируется сиг»ал разрешения работы, который с первого выхода 15 передается б :oêó 1 — 1 синхронизации. После обработки входного отсчета блок 1 — 1 формирует сиг— нал разрешения записи следующего отсчета, При этом б.<ок 3 и:<меняет состояние счетчика каналов сбработки и таким образом управляет с .итыванием данных из каналов данных чере 3 выход 37. После записи в регистр 6 отсчета последнего канала б :ок 3 снимает сигнал запроса запи< и и через выход 37 разрешает АЦП запись следующих отсчетов в б 11ерные регистры ЛЦП. Зто предусмотрено для того, :тобы не произош:1о сбоя в peзуль". тате то1о, что период тактовой частоты дискретизации на входе 25 может оыть меньше полного цикла обработки и в буферы АЦП могут быть записаны с1-едующие отсчеты, в то время как текущие еще не сосчитaíû в ЦФ для обработки. Для прани 1ьной opI анизя1,"ии работы ЦФ соотношение периода частоты дискретизации Т и времени обработки t биквадратного звена. должно быть с 1едую ее

7, ---- f(k — ") p + р 1, (2) п<- о где и — число канаJIQIJ коэффициент промежуточногo прореживания; число звеньев в первом каср каде; р,1 — общее число звеньев

Более точное соотношение Т и о можно получить, подсчитав число гактов Гс первой частоты синхронизации на входе 13 в каждом звене, тогда (k-1) т „+ р.

Т 7 п с 52 + (21---21=

) )

Для согласования работь1 ЦФ с .1осл дующими устройствами обработки, подключенными к его выходу 41, пре;1 смотрел сигнал гo овнос:: цанних 569:! 66

ЦФ, который устанавливается блокам

3 по заднему фронту сигнала записи в выходной буфер«ый регистр 7, который формирует блок 1 — 1.

Блоки 1 — 1, 2 и 3 пред«аз«ачень. для реализации временной диаграммы (фиг. 2) и управления арифме ическим < узлами ЦФ (фиг, 1). Примеры их реализации приведены на фиг. 3 — 5, работают они следующим образом, Если во входной буферный регистр 6 не принят отсчет обрабатываемого сигнала, то триггер 77 находится в нулевом состоянии и через элемент ИЛИ 4; блокирует работу счетчика 42, После записи во входной буферный регистр 6 отсчета сигнала триггер 77 переходит в единицу и разрешает p--..6oòó счетчику 42 синхронно с перв .::; .,>з ..:; частотой на входе 13 б.-.::,, г.:,сад счетчика 42 подключен к адресно..у входу блока 43, который в соответствии с другими адресными входами фор-, мирует последовательность микроинст— рукций управления арифметическим блоком 11, регис рами 4-8, блоками 9 и

10 (фиг. 2). По оканча«ии выполнения операций одного звена блок 43 формирует сигнал строба переключения звена, который устанавливает счетчик 42 в состояние "2" и дальнейшая обработка начинается с второго такта. Если обрабатывалось послед«ее звB«o .о блок 43 формирует сиг:-ьлл с-роба канала обработки, который сбрасывает счет чик 42 и переключает триггер 48 в инверсное текущему состояние при условии, что вход 14 блока 1 — 1 ус-;.— новлен в состояние лог. единицы, чта означает квадратур«ую модуляцию сиг-. нала. Следующий цикл обработки вход" ного отсчета будет осp öåñòâëÿòI.ñÿ с учетом умножения его на второй коэффициент, который находится в регистре 5 (первый за. «..сан в регистре 4).

Подсче т числа биквадратных звеньев ц:=.фрового d:«;tüIрл осуществляет счетчик 52 блока 2, блок 56 сравнения сравнивает состояние счетчика 52 с кодам на входе 17 числа звеньев и в первом каскаде. Если их состояния равны, то на выходе блока 56 сравнения появится активный уровень сигнала, который через элемент 2 — 2И-ИЛИ

61 передается на выход 16 (при условии, что триггер 70 находится в нуле). По заднему фронту этого сигнала срабатывает формирователь 65, который сбрасывает счетч:!w 52. Подсчет обрабатываемых каналов данных выполняет счетчик 53, блок 58 сравнения сравнивает ега состояние с кодом числа ка- налав обработки на входе 20. Если они равны, то на выходе блока 59 сравнения формируется признак последнего канала. По заднему фронту этого сигнала формирователь 64 генерирует импульс, сбрасывлющий счетчик 53 и счетчик 54 числа циклов обработки. Выход счетчика 53, об ьединенный с выходом счетчика 52, подключ;=.í к выходу 32 блока 2 и к вторым адресным входам DJIoKcB 9 и 10. Он определяет

à .ðåñíîå разделение :.лаков 9 и 10 по каналам обработки, Адресное разделение блока 10 по звеньям, а также адресация отдельных операндов выполняется с памощьк счетчика 52 звеньев.и блока 43 посредством части кода микро«иструKIIH« на выходе 29. Елок

59 сравнения сравнивает состояние выхода счетчика 54 с кодом промежуточного прореживлния на входе 19. Если они равны, то на выходе блока 59 срав«е:ия появляется активный уровень сигнала, который устанавливает триггер 70 и сбрасывает счетчик 54.

Триггер 70 переключает элемент

2-2И-ИЛИ 61 так, что признак паслед .åãñ звена Ia выходе 16 будст равен ьыходу блока 57 срав«ения, который сравнивает co=тоя«ие счет гика 52 с кодом общего числа звен|-,ев нл входе

t8 в первом и втором каскадах ци:. ро— вага фиг ьтра. Уста«овкл триггера

70 в состояние единицы ознлчлет, что следующий цикг. обработки по всем каналам полный, т.е. состоит из двух каскадов звеньев цифрового фильтра.

По окончании каждого цикла обработки триггер 68 изменяет свое состояние на инверсное, триггер 69 изменяет свое состояние гл инверс«ое после каждого полного ц .кла обработки, Эти триггеры формируют приз«л "« eòíîñòè (Ч 1 и Ч 2 нл фиг. 2) циклов обработки соответственно первым и вторым каскадами цифрового фильтра. Б.IoK

2-2И-ИЛИ 62 каммутирует эти признаки по состоянию второго выхода блока 56 сравнения, который ус тана вливается в состояние лаг. еди«ицы, когда код счетчика 52 больше кодл нл входе 17, т. е. выполняется второй каскад. Признаки четности используются блском 43 для формирования адресов при выпал !569 6á!

2 пении операций в соответстьии с Bb( ражением (1) . Счетчик 55 осуществляет подсчет полных циклов обработки, его состояние сравнивается блоком

60 сравнения с кодом повторного про5 реживания на входе 21, если они pàâны, то формируется сигнал,, разрешающий запись результата фильтрации в выходной буферный регистр 7, по заднему фронту этого сигнала формирсватель 66 сбрасывает счетчик 55.

По каждому фронту частоты дисьретизации на входе 25 блока 3 управления обменом данных ус-аналливается триггер 71 и йормиру =т сигнал эаг(роса записи данных во входной буФерный регистр 6. Если сброшен тригrep 72, то формирователь 82 генерирует сигнал записи отсчета входного сигнала, ка- д) тарый передается на тактовый вход входного буферного регистра 6. При этом по состоянию счетчика 67 детгифратор 88 на одном из выходов 37 формирует сигнал чтения отсчета сигнала с определенного информационного -канала. Сигнал с выхода формирователя 82 устанавливает триггеры 72, 76 и 7.

Триггер 77 разрешает работу блоку

1-1, который после выполнения операций с входным отсчетом генерирует сигнал разрешения записи следующего отсчета во входной буферный регисто 6.

Этот сигнал сбрасывает триггеры 72 и !

76, запускает формирователь 82.: lo (заднему фронту сигнала с выхода формирователя 82 счетчик 87 изменяет свое состояние и с помощью дешифратора 88 подключается следующий канал данных.

Состояние счетчика 87 сравнивается 4О блоком 89 сравнения с кодом числа каналов на входе 22. При равенстве формируется активный уровень сигнала, по заднему фронту которого формирователь

84 генерирует импульс и сбрасывает триггер 71 и счетчик 87, после чего запись отсчетов иэ каналов данных прекращается. При обработке последнего канала сигнал с выхода 3 1 сбросит триггер 76 и, если после этого последует сигнал сброса обработки, то он установит в ноль триггер 77 и блокирует работу блока 1-1 синхронизации. Если следующий фрон -..; таты дискретизации на входе 25:..:,:..-Упит до этого сигнала, то триггер 76 установится в единицу и не сбросится триггер 77, обработка данных продол.жится.

Триггер 73 устанавливается ь епи нину IIo ф»опту сигнала с вхо;(,а 26 блока 3, который синхронизирует сме ну весовых множителей в регис трах 4 и 5. Смена множителей разреша(тся при условии,что обрабатывает:я пос— ледний канал и ус уановлен сиг нал ра решения записи во входной буферный регистр 6. При этом осуществ;(яется установка триггера 74 в ноль и пос— редством элемента И 81 устанавливается триггер 75, который раэрег((ает синхронно с тактовой частотой на вх де 24 генерировать два сигнала чтения множителей на выходе 37 и два сигнала записи в регистры 4 и 5 на выходе 35 соатветствелно. Сигнал с выхода формирователя 82 устанавлива ет триггер 74 и запрещает смену мно жителей до зав<-ршения обрабо-,.ки отсчетов всех каналов.

Для синхронизации чтения данных иэ выходного буферного реги;",. ра 7 можно использовать так овый си(на( записи результатов в данный регистр, который входит в состав кода (гикроинструкпии на вь:ходе 29. Даннь(й сиг— нал с выхода 31 можно подк . с -::ть на вьгход 37 управлег ия внешними устройствами ЦФ. Устройство приема данных формирует сi(.">(az на вход 27 запроса данных, который посредствам выхода 36 може попкпючать выходной буферный регистр 7 «а выход 41 .

Ф о р м у л а и з о б р е т е н и я

1. Цифровой фильтр, содержащий блок памяти данных, последовательно соединенных, блок памяти коэффициентов, арифметический блок и регистр, выход которого соединен с вторьм входом арифметического блока и двунаправленным входом-выходом блока памяти данных, а также блок правления, группа. первых выхо;,о ;;.(pðäã» соединена с управляющими входами арифметического блока, регистра и первыми управляющими входами блоков памяти данных и коэффициентов, а первый вход блока управления является тактовьгм входом циф -ового филь .:. ра т л и ч а ю щ и й; я тс.-. .:. — ь с целью повышения точности фильтраци.и быстродействия, введены входной к выходной буферные регистры, .; и рвь.:;-, ВтаРОй PeГИC «»61 т.;»-. -,фф-,».Г;(.. ОВ т .) j т входы которых являются первым вход»f цифрового фильтра, вторым входом которого является Вход входногo буфер— ного регистра, выход ко-,орого соединен с вторым входом арифметическ<-..-О блока, первый вход которого coe!Iff!fei»

С ВЫХОДаМИ ПЕРВОГО И ВтОРОГO P: .тс Гров коэффициентов, а выхоп арифмг",,.— ческого блока соединен с входом В« ходного буферного регистра, Выход которого является выходом цифрового фильтра, управляющими входа 3и = пер вого по двенадцатый ко Tope! o i:-! :cTcs; соответствую3т3ие входы блока управлеНИЯ, СООтВЕтСтВУЮЩИЕ ВЫХО Ы т.ЕРВОй3 группы которого соедине3нi с первыми

УПРаВЛЯЮЩИМИ ВХОДаМИ ВХС «ОГO 3ят3Хного буферных регистрс: : пс-.:..го второго регис.тров коэф. рые управляющие входы «;;»i рт х иены с вторым выходом блока управ-ения, третий выход которого соед33«ен с вторыми управляющими Входами блоког« памяти данных и коэффициентов., чет— вертый выход блока управления coåäèтнен с вторым управляющим входом входт ного буферного регистра, пятый и ш стой выходы блока управлен,.я . Вляются

ПЕРВЫМ И ВТОРЫМ УПРаВЛЯКт3333тМтя т:ЬЗХОДа— ми цифрового фильтра, -.Зричем 3;ервый из них соединен с B Top!. упрд jii:Hfc:." 3м входом выходного буфер33О3 î ре «ст;;, 2. Фильтр по и. ), с т, -; э fc

Щ и и с Я тем, что в б.: Ок У-.тРВВ.;=-.-35

«ия, содержащий блок синхронизации, ;ЗтСРВЬ3й ВХОД И ГРУППа ПЕРВЫХ ВЫХОДОВ которого является первым входом и групгой первых выходов блока управления, введены блок угравления ка«à-.à!.è обработки и блок управления

Об feifом да3333ых, первый выход которо;-о соединен с Вторым входом блока

c3fI;хронизации, третий вход которого является вторым входом блока управления, входами с третьего по седьмой

КОТОРОГО ЯВЛЯЮ-.СЯ ВХОДЫ С ПтЭРВОГО

-то пятый блока управления каналами

;б;:аботки соответственно, шес-ой

Вхо. которого соединен с вторым Вы одом блока си fõi!poíf зации, четвЕртый

"ХОД КотСРОГО СОЕДт3«ЕН С ПЕРВЫМ ВЫ) IIp,H Eл е33ия if BHZJ é I OI Об.):т Рeáîò!<È, ВтОР:f ВЫХОД КОТОРО "O ЯВЛЯется третьим Выходом блока управления, weTaepTI:3;f, вторым, пятым и шестым выходами которого являются второй, трет33й, четвертый и пятый выходы бло«а управления обменом данных соответственно, входы с первого по шестой

КОТОРОГО ЯВЛЯЮТСЯ Г>ХОД<)М33 С L)OCÜÌOÃО

r.o тринадцаты33 блока управле;птя соответственно, а третий Выход б:3ока ун),т рата.те3.ия кана. тами обрабо3ки соединен седь ыд Входом блока управления обМГ!!O, f ДЯЕт33ЫХ ВTОРОI: И BOCЬМОй ВХОДЫ

КOTCPO O СОе ififcтfi! C I!3! 3 3т,т В;ОДОМ H

-.",)е- ьим Вы:о .-.-: блока синхро33иэацпи

0О гв e TCT Be!! HO

1569966

Nmf

Со тавитель С.Музычук

Техред :. . Хэданич Корректор О. Пипле

Редактор В.Бугренкова

Производственно-изпатепьг к -:.=. -и =..ина -.

Заказ 1457 Тира Подписное

ВНИИПИ Государственного комитета по изобрет ниям и открытиям при ГКНТ СССР

113035, Москва, Ж-355 ., "-аушская наб., д. 4/5