Оптоэлектронный преобразователь перемещения в код

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в качестве элементов связи аналоговых объектов с ЭВМ. Целью изобретения является повышение надежности и точности преобразователя. Цель достигается тем, что в оптоэлектронный преобразователь перемещения в код, содержащий блок управления, осветитель, оптически связанный через кодовый элемент со считывающими элементами грубого и точного отсчетов, выходы которых соединены с входами формирователей кода соответственно грубого и точного отсчетов, введены два управляющих считывающих элемента, два компаратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор, мультиплексор с соответствующими связями. Управляющие считывающие элементы расположены против кодовой дорожки младшего разряда грубого отсчета со сдвигом относительно друг друга на четверть периода и относительно линии считывания на 1/8 периода. Блок управления по сигналам старшего разряда точного отсчета, младшего разряда грубого отсчета и двум сигналам с выходов управляющих считывающих элементов формирует управляющие сигналы на мультиплексор, по которым на вход одного из слагаемых подается или прямой код единицы, или дополнительный код единицы. На кодовом элементе в грубом отсчете нанесена маска инверсного кода Грея, а дорожка точного отсчета выполнена равномерно квантованной, период которой в четыре раза меньше периода кодовой дорожки младшего разряда грубого счета. 2 з.п. ф-лы, 8 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1569985 (®5 H 03 M 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И О ПОКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4466676/24-24 (22) 28. 07., 88 (46) 07. 06. 90. Бюл. И- 21 (7 1) Куйбышевский авиационный институт им. акад. С.П. Королева (72) В,M. Гречишников, А.С. Капустин. и Н.Е. Конюхов (53) 681.325(088,8) (56) 1, Авторское свидетельство СССР

К- 411623, кл. FI 03 M 1/24, 1971.

2. Авторское свидетельство СССР

У 1005132, кл. Н 03 M 1/28, 1980.

3. Авторское свидетельство СССР

У 694882, кл,, Н 03 M 1/26, 1976. (54) ОПТОЭЛЕКТРОННЫЙ ПРЕОБРАЗОВАТЕЛЬ

ПЕРЕМЕЩЕНИЯ В КОД (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в качестве элементов связи аналоговых объектов с 3ВМ. Целью изобретения является повышение надежности и точности преобразователя. Цель достигается тем, что в оптоэлектронный преобразователь перемещения в код, содержащий блок управления, осветитель, оптически связанный через кодовый элемент со считывающими элементами грубого и точного

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве элементов связи аналоговых объектов с 3ВМ.

Целью изобретения является повышение надежности и точности преобразователя перемещения в.код.

EIa фиг,. 1 представлена структурная схема преобразователя; на фиг. 2— отсчетов, выходы которых соединены с входами формирователей кода соответственно грубого и точного отсчетов, введены два управляющих считывающих элемента, два компаратора, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор, мультиплексор с соответствующими связями. Управляющие считывающие элементы расположены против кодовой дорожки младшего разряда грубого отсчета со сдвигом относительно друг друга на четверть периода и относительно линии считывания на 1/8 периода. Блок управления по сигналам старшего разряда точного отсчета, младшего разряда грубого отсчета и двум сигналам с выходов управ- О ляющих считывающих элементов формируф ет управляющие сигналы на мультиплексор, по которым на вход одного из слагаемых подается или прямой код еди- С ницы, или дополнительный код единицы.

На кодовом элементе в грубом отсчете нанесена маска инверсного кода Грея, а дорожка точного отсчета выполнена равномерно квантованной, период которой в четыре раза меньше периода ко- р довой дорожки младшего разряда грубо- цр го счета., 2 з.п. ф-лы, 8 ил.

90! функциональная схема преобразователя; на фиг. 3 — конструкция кодового элемента для преобразования угол — код; на фиг. 4 — функциональная схема блока управления »а фиг., 5 — пример реализации мультиплексора с установкой на входаХ прямого и дополнительного кодов единицы; на фиг, 6 — временные диаграммы работы преобразователя; на

1569985 фиг. 7 — функциональная схема точного отсчета; на фиг. 8 — временные диаграммы работы канала точного отсчета.

Оптоэлектронный преобразователь пе5 ремещения в код содержит осветитель 1, волоконно-оптический жгут 2, кодовый элемент, состоящий из маски 3 с дорожками 4 грубого отсчета и дорожкой

5 точного отсчета и несущей кодовой подложки (НКП) 6, волоконно-оптический .жгут 7,канал 8 грубого отсчета,, :канал 9 точного отсчета, блок 10 согласования отсчетов.

Канал 8 грубого отсчета (ГО) со- 15 держит преобразователь 11 кода, считывающие элементы 12, формирователь,13 ,кода.

Канал 9 точного отсчета (ТО) содер,жит формирователь 14 кода и считываю-уо щие Элементщ 15. Формирователь 14 кода (фиг. 7) содержит блок 16 вычитания» формирователь 17 управляющего сигнала, постоянное запоминающее устройство 1Я, преобразователь 19 напря-25 жение — код.

Блок 10 согласования отсчетов (фиг. 2) содержит управляющие считывающие элементы 20 и 21, компараторы

22 и 23, блок 24 управления, мультип-30 лексор 25, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

26, сумматор 27.

Блок 24 управления (фиг. 4) содержит элементы И 28 — 31, элементы ИЛИ

32 и 33, элементы НЕ 34 — 36, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 37.

Мультиплексор 25 (фиг, 5) содержит шину. 38 логического нуля, шину 39 логической единицы, блок элементов И 40 блок элементов И 41, блок элементов

Ы 42» блок элементов ИЛИ 43, элемент

НЕ 44» блок элементов И 45.

НКП 6 (фиг. 3, показана пунктирными линиями) представляет собой моно4хитную KGHcTpiêöèþó состоящую из двух 45 .концентрических кольцевых перемычек, между которыми расположена кодовая площадка» представляющая собой, например шесть концентрических кодовых дорожек 4» выполненных в соответствии с инверсным кодом Грея, т.е. логическому "0 » соответствуют прозрачные участки а логической "1" соответ- ствуют непрозрачные участки кодовых дорожек 4. Все непрозрачные участки

55 кодовых дорожек НКП 6 соединены непосредственно или друг через друга с внутренней и внешней кольцевыми перемычками, образуя геометрически замкнутый рисунок, обеспечивающий при соответствующей толщине НКП 6 необходи1 мую ее механическую жесткость и прочность. При этом отклонение от неплоскостности НКП при соответствующей ее толщине может быть сравнимо со стеклянными дискавери. Угловые размеры перемычек в НКП 6 выполнены с гарантированным отрицательным допуском относительно размеров соответствующих элементов 4 маски. Это позволяет с высокой точностью формировать границы смены кода. Канал 9 ТО выполнен в соответствии с Г21.

Оптоэлектронный преобразователь перемещения в код может быть использован для преобразования как линейногд, так и углового перемещения в код. Рас-смотрим оптоэлектронный преобразователь перемещения в код для преобразования угловых перемещений в код. Кодовый элемент в нем выполнен в виде кодового диска.

Оптоэлектронный преобразователь пе-, ремещения в код работает следующим образом.

При вращении вала с,укрепленным на нем кодовым элементом (фиг. 1) световой поток от излучателя 1, проходя через и-канальный волоконно-оптичес" кий коллектор 2 и маску 3, модулируется в канале 8 TO в соответствии с геометрическим рисунком инверсного

1 кода Грея, а в канале 9 ТО в соответствии с рисунком кодовой дорожки 5

ТО п — число считывающих элементов

12,„15, 20 и 21.

Промодулированные оптические сигналы через отрезки моноволокон, объединенные в жгут 7, поступают на входы считывающих элементов 12 ТО, 15 TQ .,и на входы управляющих считывающих элементов 20 и 21, где преобразуются в соответствующие электрические сигналы. Сигналы со считывающих элементов 12 ТО усиливаются и ограничиваются в блоке 13, с выхода которого снимается цифровой эквивалент угла в п=зиционном инверсном коде Грея что обеспечивает устранение неоднозначности преобразования. Для перевода инверсного кода Грея в натуральный двоичный код сигналы с блока 13 обрабатываются в преобразователе 11 -ко да. Сигналы со считывающих элементов

15 ТО поступают в электронный блок

14, с выхода которого снимается натуральный двоичный код ТО. Сигналы со моменты перехода младшего разряда

ГО из "О" в "1" и из "1" в "0" (сигналы Ь,. фиг. 6н) отстают от моментов перехода старшего разряда ТО из "1" в "0" (сигнал Ь, фиг. 6б);, моменты перехода младшего разряда

ГО из "0" в "1" и из "1" в "0" (сигнал hg, фиг. 6р) опережают моменты пе5 156998 считывающих элементов 15 изменяются по треугольному закону и сдвинуты по фазе относительно друг друга на четверть периода шага кодовой дорожки

5 ТО, т.е. а /4 (фиг. 8а), 5

Сигнал с выхода одного из считывающих элементов 15 поступает на вход

ПНК 19, который работает, например, в двоичном коде (фиг. 8г). При изменении сигнала от нуля до максимума на выходе ПНК 19 происходит увеличение значений выходного кода, а при изменении сигнала от максимума до нуля уменьшение значений выходного кода.

При этом максимальному значению сиг15 нала соответствует максимальный код

IIHK 19, определяющий половину шага опорной шкалы, т.е. однозначное определение перемещения с помощью ПИК 19 происходит только на первой половине периода а . Для получения однозначного отсчета на всем периоде а используется сигнал с второго считывающего элемента 15. Этот сигнал поступает в формирователь 14 управляющего сигнала

ТО, в нем происходит смещение сигнала относительно нулевой линии на половину его амплитуды (фиг. 8б) и формирование из него сигнала прямоугольной формы (фиг, 8в), полярность которого меняется в моменты перехода входного сигнала через нуль, Причем изменение полярности сигнала происходит в те моменты, когда сигнал с первого считывающего элемента 15 имеет макси- 35 мальное или минимальное значение., Сигнал с формирователя 17 управляющего сигнала ТО управляет работой. блока 16 считывания. При изменении кода с ПНК 19 (фиг. 8г) от минималь- 40 ного до максимального блок 16 вычитания по сигналу формирователя 14 управляющего сигнала ТО пропускает на выход без изменения этот код (фиг. 8е), а при переходе через неоднозначность, 45 т.е. через а /2, происходит операция вычитания из кода, записанного в ПЗУ

18 ТО, кода PHK 19, В ПЗУ 18 записан код, соответствующий преобразованию полного периода а,,т.е. максимальный 50 код однозначного преобразования на интервале, равном а, (фиг. 8д). В результате на выходе блока 16 вычитания при изменении перемещения от нуля до а происходит возрастание кода от 55 нуля до максимального значения,определяемого заданной разрешающей способностью, т.е. наблюдается однозначное определения пространственного положе5 6 ния входного вала в пределах шага а

Э дорожки 5 ТО.

Сигналы с управляющих считывающих элементов 20 и 21 поступают на входы компараторов 22 и 23 соответственно, которые генерируют сигналы е и f (фиг. 6ж), период которых равен периоду сигнала d (фиг. 6е) младшего разряда кода Грея, но сдвинуты по пространственной фазе на + й/4 относительно линии считывания в младшем разряде кода Грея, Эти сигналы поступают в блок 24 управления, где происходит нх суммирование по модулю два на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 37 и инвертирование элементом НЕ 35, в результате чего формируются вспомогательные сигналы

g u g (фиг. 6и,к), период которых равен периоду младшего разряда двоичного кода ГО (сигналы h и h, фиг. 6л, м), но сдвинуты относительно него на + и/2. Суммирование по модулю два .

1-1 сигналов двух старших разрядов ТО 2 и 2 (сигналы а и Ь, фиг. 6а, б) элементом ИСКХПОЧАЮЩЕЕ ИЛИ 26 дает второй вспомогательный сигнал С (фиг. 6г).

Если сигнал С=1, то по управляющему входу С мультиплексора 25 через элемент НЕ 44 (Avr„ 5) поступает запирающий сигнал С (фиг. 6д) на блоки элементов И 42 и 45, что обеспечивает подачу на входы первого слагаемого сумматора 27 кода нуля и, таким образом, выдачу на выход ГО кода непосредственно с преобразователя 11 кода, так как сложение с нулем не изменяет результата.Как видно из диаграммы (фиг. 6) такие ситуации повторяются через половину периода сигнала h u охватывают все случаи перехода сигнала Ъ от "0" к "1" (зоны Ы). В этих зонах (0=1) коды ГО и ТО выдаются согласованно, так как в них не происходит изменений кодов ГО. В зонах р и

1 а в моменты изменения кодов ГО и ТО возможно появление ошибки рассогласования отсчетов. При работе преобразователя в результате инструментальных погрешностей возможны четыре основных варианта несогласованностей ГО и ТО:

1569985 рехода старшего разряда ТО из "1" в 0 моменты перехода младшего разряда

ГО из 0" в "1" отстают от моментов

5 перехода сигнала Ъ из "1" в "О"» а

) Ъ переходы младшего разряда ГО из "1" в "0" опережают моменты перехода сигнала Ь из "1" в "О" (фиг. бу) моменты перехоДа младшего разряда

ГО из "0" в "1" опережают моменты перехода сигнала b из "1" в "0", а пере.ходы мпадшего разряда ТО из "1" в "0" отстают от моментов перехода сигнала

Ь из "1 в "0" (фиг. 6ö).

Все остальные комбинации несогласованностей являются частными случаями отмеченных вариантов, При постоянном отстаивании .моментов перехода старшего разряда ТО, в зонах р„ и р должен формироваться сигнал, обеспечивающий прибавление недостающей единицы в разрядную сетку

ГО. Этот сигнал формируется из вспомо-25

-.àTåëüHûõ сигналов b, g, g, h,,h, 1Ю (фиг. 4 и 6 в, и, к, л, м, н) по алгоритму: в зоне р„ у,=bgh„, а в зоне

Ib y,=bghi. Таким образом, общий управ-. ляющий сигнал у,, который обеспечивает при сигнале С=О подачу прямого кода единицы ГО(00...01) с первой группы входов мультиплексора 25 на вход первого слагаемого сумматора 27 (фиг. 1), определяется логическим

-уравнением (фиг. бо)

35 у, - bghÄ + bgh,.

Сигнал управления у < при этом не формируется и равен "О" (фиг. бп). 40

При полном опережении моментов перехода младшего разряда ГО из "0" в

"1" и из "1" в "0" относительно моментов перехода старшего разряда ТО из

"1" в "0" должен происходить процесс 45 вычитания "лишних единиц из кода ГО» что равносильно сложению "1" в дополнительном коде (11...11) с кодом ГО.

Этим процессом управляет сигнал у, который формируется по алгоритму ." в зоне Р1 у =bgh, a зонеф, . w =bghт (фиг. 4 и бт) и общий управляющий сигнал определяется выражением у = bghg+ Ь|Ь .

Этот сигнал при управляющем сигна.ле С=О обеспечивает подачу.на вход сумматора 27 (фиг. 1) с второй группы входов мультиплексора 25 дополнительного кода единицы ГО (11..11).

Сигнал управления у, при этом не формируется и равен "0" (фиг. бс).

Когда момент перехода сигнала h и si ss ss з из О в 1 отстает от момента пере.хода сигнала, Ь из "1" в "0", а момент перехода сигнала h из "1" в "О" опе режает момент перехода сигнала Ь из и И ii

1 в О, должен формироваться управляющий сигнал (фиг. 6)» обеспечивающий в зоне p„ вычитание единицы, а в .зоне р суммирование единицы с кодом Г9. Таким образом, при сигнале управления С=О в зоне а, формируется сигнал у =bgh» обеспечивающий пода.чу на сумматор 27 дополнительного ко- да единицы (11...11) с второй группы входов мультиплексора 25д а в зоне формируется сигнал у = Ь-g Q, обеспе1 чивающий подачу на сумматор 27 прямого кода единицы (00...01) с,первой группы входов мультиплексора 25. При этом общее выражение для управляющего сигнала (фиг. бф,х) принимает вид

- bgh

1 у у = bgh3.

Когда момент перехода h иэ "0" в "1" происходит раньше перехода сигнала Ь из "1" в "0", а момент перехода сигнала h< из."1" в "0" отстает от момента перехода сигнал Ь из "1" в

"0",, должен формироваться управляющий сигнал обеспечивающий в зоне р приI

1 бавление единицы к коду ГО» а в зоне р вычитание единицы из кода ГО. При сигнале управления С=О (фиг. 6) в зоне р формируется сигнал у =ЪеЬ, который обеспечивает подключение к сумматору 27 (фиг. 1) прямого кода единицы (00...01) с первой группы входов мультиплексора 25 а в зоне % формируется .сигнал у =ЬдЬ, обеспечивающий подачу дополнительного кода единицы (11...11) на вход первого слагаемого сумматора 27 с второй группы входов мультиплексора 25,. Общее выражение управлякщего сигнала (фиг ° бч„ ) в этом случае принимает вид

y, =bgh,; у, =bgh<.

Во всех случаях при формировании соответствующих управляющих сигналов у„ и у происходит согласование точного и грубого отсчетов преобразова- теля.перемещения в код.

1569985

Сигналы у = 1 и у = 1 сущест.1 2 вуют только при наличии рассогласования между ТО и ГО, а при любых других сочетаниях сигналов b, g u h сигналы у = 0 и у = О. После прове- 5

1 2 дения согласования сигналы у, и у также становятся равными "0" и обе группы входов мультиплексора 25 отключаются от сумматора 27. В этом случае на выход преобразователя передается код непосредственно с преобразователя 11 кода. ф а р м у л а изобретения

1 . Оптоэлектронный преобразователь перемещения в код, содержащий осветитель, оптически соединенный через кодовый элемент со o ."- итывающими злемен20 тами грубого и точного отсчетов, выходы которых соединены с входами формирователей кодов соответственно грубого и точного отсчетов, блок управления, отличающийся тем

25 что, с целью повышения точности и надежности преобразователя, в него введены первый и второй управляющие считывающие элементы, первый и второй компараторы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, преобразователь кода, сумматор, мультиплексор, кодовый элемент выполнен в виде несущей кодовой подложки .и закрепленной на ней маски, содержащей кодовые дорожки грубого и точного отсчетов, несущая кодовая подложка 35 выполнена из непрозрачного материала с отверстиями, образующими кодовые дорожки грубого отсчета, идентичные кодовым дорожкам грубого отсчета маски, выполненным в инверсном коде Грея, размеры непрозрачных участков несущей адовой подложки выполнены с отрицательным допуском относительно непрозрачных участков маски, дорожка точного отсчета маски выполнена равномер- 45 но квантованной, период квантования ао которой в четыре раза меньше периода Т кодовой дорожки младшего разряда грубого отсчета маски и .расположена снаружи кодовых дорожек грубого 50 отсчета маски, граница прозрачного и непрозрачного участков кодовой дорожки точного отсчета, граница прозрачного и непрозрачного участков кодовой дорожки старшего разряда грубого от- 55 счета и середины прозрачных участков остальных кодовых дорожек грубого отсчета расположены вдоль линии считывания, причем непрозрачный участок кодовой дорожки точного отсчета и непрозрачный участок кодовой дорожки старшего разряда грубого отсчета расположены по одну сторону относительно линии считывания, первый и второй уп-: равляющие считывающие элементы оптически сопряжены с кодовой дорожкой младшего разряда грубого отсчета со сдвигом относительно линии считываний на +т(К+1/8), где К = 0,1,2,3,..., размеры считывающих элементов точного отсчета, установленных против одно- именной кодовой дорожки, равны ао/2, считывающие =-л""-.êенты точнага атсче; . расположены друг относительно друга на расстоянии +а (К+1/4), где К =

= 0,1,2,3,..., причем ось первого считывающего элемента точного отсчета совмещена с осью непрозрачного .участка кодовой дорожки точного отсчета, соприкасающегося с линией считывания, выходы первого и второго управляющих считывающих элементов соединены с входами соответственно первого и вто-рого компараторов, выходы которых соединены соответственно с первым и в:." рым входами блока управления, первь.". и второй выходы которого соединены соответственно с первым и вторым управляющими входами мультиплексора, выходы которого соединены с входами первого слагаемого сумматора, выходы которого являются выходами грубого отсчета преобразователя, выходы формирователя кода точного отсчета являются выходами точного отсчета преобразователя, причем выход старшего разряда формирователя кода точного отсчета соединен с третьим входом блока управления и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход предыдущего разряда формирователя кода т-.::— ного отсчета соединен с вторым вха= дом элемента ИСКЛЮЧАЮЩЕЕ KlH выход которого соединен с третьим управляющим входом мультиплексора, выходы формирователя кода грубого отсчета соединены с входами преобразователя кода, выходы которого соединены с входами второго слагаемого сумматора, причем выход младшего разряда преобразователя кода соединен с четвертым входом блока управления.

2. Преобразователь по п. 1, а т— л и ч а ю шийся тем, что блок управления содержит первый, второй и третий элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий и четвертый элементы И, первый и второй

1569985

l 2 элементы ИЛИ, вход первого элемента

BE является четвертым входом блока управления и объединен с первыми входамн первого и второго элементов И вы»

5 ход первого элемента НЕ соединен с ь

Первыми входами третьего и четвертого элементов И, первый и второй входы

Элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым и вторым входами блока управления, а выход элемента

ИСКЛЮЧАКйф;Е ИЛИ соединен с вторыми фходами первого и четвертого элементов И и с входом второго элемента НЕ, выход которого соединен с вторыми вхо-15 дами второго и третьего элементов .И, вход третьего элемента НЕ является третьим входом блока управления и объединен с третьими входами второго н четвертого элементов И, выход третьего элемента НЕ соединен с третьими входами первого и третьего элемен гоа И, выходы которых соединены с-. входами первого элемента ИЛИ, выход которого является первым выходом бло- 25 .;а управления, выходы второго и.четвертого элементов И соединены с входами второго элемента ИЛИ, выход которого является вторым выходом блока управления. 30

3. Преобразователь по и. 1» о т— л и ч а ю шийся тем, что мультиплексор. содержиг четыре .блока элементов И, блок элементов ИЛИ, элемент НЕ, причем в каждом .блоке число элементов И и число элементов ИЛИ равно числу разрядов грубого отсчета, первые входы элементов И первого блока объединены и являются первым управляющим входом мультиплексора, первые входы элементов И второгд блока объединены и являются вторым управляющим входом мультиплексора, вторые входы всех элементов И, кроме элемента И младшего разряда, первого блока подключены к шине логического нуля, вторые входы элементов И второго блока и второй вход. элемента И младшего разряда первого блока подключены к шине логической единицы, выходы элементов И первого и второго блоков соеJ динены с первыми входами элементов И соответственно третьего и четвертого блоков, выходы одноименных элементов И третьего и четвертого блоков соединены с входами . одноименных эле-. ментов ИЛИ блока, выходы которых являются выходами мультиплексора, вход .элемента НЕ является третьим управляющим входом мультиплексора, а выход соединен с вторыми входами:;элементов

И третьего и четвертого блоков.

i569985

1569985 е

Quz.5

1569985 а а д д

Е е с д Ю е м е

З F и у к

1569985

Составитель Е. Бударина

Техред М.Дидьнс Корректор Б. Кабаций

Редактор M. Бланар

Заказ 1458 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101