Шифратор

 

Изобретение относится к вычислительной технике и может быть использовано для построения шифраторов кода нормализации. Изобретение позволяет при конструировании шифраторов сократить количество логических элементов, являющихся их составными частями, при этом функциональные возможности шифраторов остаются неизменными. Шифратор содержит блок 1 шифрации прямого кода, первый и второй дешифраторы 2 и 5 границы нулей, элемент И 3 и блок 4 шифрации инверсного кода. Дешифраторы 2 и 5 границы нулей содержат по четыре элемента И-НЕ 11 - 14. Блок 1 шифрации прямого кода содержит три элемента И-НЕ 15 - 17. Блок 4 шифрации инверсного кода содержит два элемента И-НЕ 18 и 19. 3 з.п. ф-лы, 1 ил.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (Д1) Н 03 M 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fHHT СССР (21) 4358978/24-24 (22) „05. 01. 88 (46) 07.06 ° 90. Бюл. И 21 (72) А.А. Самусев и А.А. Шостак (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

И 1345351, кл. Н 03 М 7/00, 1985. (54) ИИФРАТОР (57) Изобретение относится к вычислительной технике и может быть использовано для построения шифраторов кода нормализации. Изобретение позволяет при конструировании шифраторов сокра„„Я0„„1569992

2 тить количество логических элементов, являющихся их составными частями, при этом функциональные возможности шифраторов остаются неизменными. Шифратор содержит блок 1 шифрации прямого кода, первый и второй дешифраторы 2 и

5 границы нулей, элемент И Э и блок

4 шифрации инверсного кода. Дешифраторы 2 и 5 границы нулей содержат по четыре элемента И-НЕ 11-14..Блок 1 шифрации прямого кода содержит три элемента И-НЕ 15-17..Блок 4 шифрации инверсного кода содержит два.элемента И-НЕ 18 и 19. 3 з.а. ф-лы, 1 ил.

1569992!

Изобретение относится к вычислиельной технике и может быть испольовано для построения шифраторов кода нормализации.

Целью изобретения является упрощение шифратора.

На чертеже представлена функциональная схема шифратора.

Ыифратор содержит блок шифрации рямого кода, первый дешифратор 2 раницы нулей, элемент И 3, блок 4 фрации инверсного кода, второй дефратор 5 границы нулей. На схеме бозначены старший 6 и младший 7 инирмационные входы, вход 8 блокирови, первый 9 и второй 10 выходы шиф:атора.

Дешифраторы 2 и 5 границы нулей одержат первый-четвертый элементы

-НЕ 11-14. Блок 1 шифрации прямого кода содержит первый-третий элементы

И-HE 15-17. Блок 4 шифрации инверсноГо кода содержит первый-второй эле енты И-НЕ 18 и 19. 25

Дешифраторы 2 и 5 предназначены фея формирования признака нуля на своих вторых выходах или фиксации последнего (крайнего справа) нуля в руппе нулей, установленных в крайих левых. разрядах информационного хода дешйфраторов 2 и 5, т.е. на

-м (i=0,1,...) разряде выхода дешифатора 2(5) формируется логический

11 н

0, если на всех разрядах информацинного входа дешифратора 2(5), начи35 ная с крайнего левого и кончая i-м, установлены логичес ие "11!э кодируюшие нули.

Блок 1 предназначен для шифрации прямого кода количества нулей слева, .установленных на информационном входе дешифратора 2, и для транзитной передачи с инвертированием кода с выхода блока 4. 45

Блок 4 предназначен для шифрации инверсного (обратного) кода количестВа нулей слева, установленных на информационном входе дешифратора 5, без учета крайнего правого разряда. 50

Шифратор функционирует следующим образом.

В исходном состоянии на входах 6 и

7 устанавливается анализируемый двоичный код. На выходе 9 формируется

55 код признака равенства кода на входах

6 и 7 нулю (логическая "1", если на входах 6 и 7 установлен единичный код

"1" или логический "0", если хотя бы на одном разряде входов 6 и 7 установлен логический "0"). В данном случае ноль в каждом разряде входов 6 и

7 кодируется логической "1" °

Если на входе 8 установлен код блокировки — логический "0", то на выходе 10 устанавливается единичный код.

Если на входе 8 установлена логическая " 1", то на выходе 10 формируется код количества нулей слева на разрядах входов 6 и 7 без учета кода на крайнем правом разряде входа 7.

Функционирование шифратора может быть пояснено двумя примерами.

На входе 8 установлена логическая

"1", а. на входах 6 и 7 установлен код 1110ХХХХ и 1111110Х.

При коде 1110ХХХХ на выходе 10 формируется код "011", т.е. равный

".3", что соответствует количеству логических "1" слева до первого логического "0" в коде на входах 6 и 7.

При коде 111111ОХ на выходе 10 формируется код "110", т.е. равный

"6"

Формула и з о бр е т е ни я

1. Шифратор, содержащий блок шифрации прямого кода и первый дешифратор границы нулей, первые выходы которого соединены с соответствующими первыми входами блока шифрации прямого кода, второй вход блока шифрации прямого кода является входом блокировки шифратора, о т л и ч а ю— шийся тем, что, с целью упрощения шифратора, в него введены элемент .И, блок шифрации инверсного кода и второй дешифратор границы нулей, первые выходы которого соединены с соответствующими первыми входами блока шифрации инверсного кода, выходы которого соединены с соответствующими тре— тьими входами блока шифрации прямого кода, второй выход первого дешифратора границы нулей соединен с вторым входом блока шифрации инверсного кода и " первым входом элемента И, второй выход второго дешифратора границы нулей соединен с вторым входом элемента

И, выход которого является первым выходом шифратора, входы первого и второго дешифраторов границы нулей являются соответственно старшим и младшим информационными входами шифратора, выходы блока шифрации прямого кода являются .вторым выходом шифратора.

156999

Составитель Б. Ходов

Техред М.Дидык Корректор, 1 °

Редактор М. Бланар

Заказ 1458 Тираж 660 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101

2. Иифратор по п. 1, о т л и ч а юшийся тем, что дешифратор границы нулей выполнен на элементах И-НЕ, первый вход первого элемента И-НЕ объединен с первыми входами второго, 5 третьего и четвертого элементов И-НЕ и является первым входом дешифратора, второй вход второго элемента И-НЕ объединен с вторыми входами третьего и четвертого элементов И-HE и является вторым входом дешифратора, третий вход третьего элемента И-HE объединен с третьим входом четвертого элемента

И-НЕ и является третьим входом дешифратора, четвертый вход четвертого элемента И-НЕ является четвертым входом дешифратора, инверсный выход четвертого элемента И-НЕ соединен с вторым входом первого элемента И-НЕ, с тре- 20 тьим входом второго элемента И-НЕ и с четвертым входом третьего элемента

И-НЕ, инверсный выход которого соедиHpн с третьим входом первого элемента И-НЕ и с четвертым входом, второго 25 элемента И-НЕ, инверсный выход которого соединен с четвертым входом первого элемента -HE инверсные выходы первого — четвертого элементов И-НЕ являются соответствующими первыми выходами дешифратора, прямой выход чет2

6 вертого элемента И-НЕ является вторым выходом дешифратора.

3. шифратор по п. 1, о т л и ч аю шийся тем, что блок шифрации прямого кода выполнен на элементах

И-НЕ, выходы которых являются выходами блока, первые входы первого, второго и третьего элементов И-HE u объединенные вторые входы первого и второго элементов И-НЕ являются соответствующими первыми входами блока, второй вход третьего элемента И-HE объединен с третьими входами первого и второго элементов И-НЕ и является вторым входом блока, четвертые входы первого и второго элементов И-НЕ являются соответствующими третьими входами блока.

4. Ыифратор по п. 1, о т л и ч а— ю шийся тем, что блок шифрации инверсного кода выполнен на элементах

И-НЕ, выходы которых являются выходами блока, первые входы первого и второго элементов И-НЕ являются соответствующими первыми входами блока, второй вход первого элемента И-НЕ объединен с вторым входом второго элемента И-НЕ и является вторым входом блока.

Шифратор Шифратор Шифратор 

 

Похожие патенты:

Изобретение относится к технике связи и вычислительной технике

Изобретение относится к технике связи и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при разработке коммутаторов для ЭВМ и устройств цифровой вычислительной техники

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при реализации технических средств вычислительной техники и дискретной автоматики

Изобретение относится к электросвязи и может использоваться в системах последовательной передачи информации с интервально-импульсной манипуляцией

Изобретение относится к электросвязи и может использоваться, например, в узлах синхронизации систем передачи цифровой информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в гибких АСУ и ЭВМ для преобразования минимальной формы T<SB POS="POST">1</SB>-системы счисления в двоичный ряд чисел

Изобретение относится к вычислительной технике и технике связи

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к системам уплотнения и разуплотнения данных, в частности к способу и устройству параллельного кодирования и декодирования данных в системах уплотнения-разуплотнения

Изобретение относится к области сжатия изображения, в частности к сжатию палитризованных изображений с использованием статистического кодера, а также с использованием параллельного статистического кодера

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики
Наверх