Четырехвходовый одноразрядный сумматор
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров. Цель изобретения - упрощение конструкции четырехвходового одноразрядного сумматора. Поставленная цель достигается тем, что сумматор содержит элемент 1 Сложение по модулю 2, элемент 2 Исключающее ИЛИ, два элемента равнозначности 3, 4 и элемент И 5, имеет четыре входа 6-9 и три выхода 10-12. Сложность сумматора по числу входов логических элементов равна 16, а быстродействие, определяемое глубиной схемы, равно 2&Tgr;, где &Tgr; - задержка на вентиль. На входы 6-9 устройства подаются двоичные переменные X<SB POS="POST">1</SB>, X<SB POS="POST">2</SB>, X<SB POS="POST">3</SB>, X<SB POS="POST">4</SB>, а на его выходах 10-12 реализуются логические функции F<SB POS="POST">0</SB>, F<SB POS="POST">1</SB>, F<SB POS="POST">2</SB>, соответствующие сигналам суммы младшего и старшего переносов. 1 ил., 1 табл.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)5 G 06 F.7/50
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР l (21) 4404427/24-24 (22) 05,04.88 (46) 30.06.90. Бюл. № 24 (72) Л.Б.Авгуль и В,П.Супрун (53) 681.325.5(088,8) (56) Авторское свидетельство СССР № 1374216, кл. G 06 F 7/50, 1986
Авторское свидетельство СССР
¹ 7479928, кл. G 06 F 7/50, 1987. (54) ЧЕТЬ1РЕХВХОДОВЬ1Й ОДИОРАЗРЯДНЬП1
СУММАТОР (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств
ЭВМ и спецпроцессоров, Цель изобретения — упрощение конструкции четырех2 входового одноразрядного сумматора.
Поставленная цель достигается тем, что сумматор содержит элемент 1 СЛОЖЕНИЕ ПО МОДУЛЮ 2, элемент 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента равнозначности 3, 4 и элемент И 5, имеет .четыре входа 6-9 и три выхода !0-12. Слож-ность сумматора по числу входов логических элементов равна 16„ а быстродействие, определяемое глубиной схемы, равно 2, где, — задержка на вентиль. На входы 6-9 устройства подаюта.", двоичные переменные х, х, х, х а на его в»ходах 10-12 реализуются логические функции f f<, f, соответствующие сигналам суммы младшего и старшего переносов. I ил,,, 1 табл.
1575172
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств
ЭВМ и спецпроцессоров.
Цель изобретения — упрощение конструкции четырехвходового одноразрядного сумматора.
На чертеже представлена схема четырехвходового одноразрядного сумматора.
Сумматор содержит элемент 1. СЛОЖЕНИЕ ПО МОДУЛЮ 2, элемент 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента 3 и 4 равнознач-.I,5 ности, элемент И 5, четыре входа 6-9 выход 10 суммы, выходы млацшего
I1 и старшего 12 переносов.
Четырехвходовый одноразрядный сумматор работает следующим образом.
На входы 6,...„9 подаются двоичные переменные х„...х соответственно, На выходе 10 реализуется логическая функция
Значения логических функций, реализуемых четырехвходовым одноразрядным сумматором, представлены в таблице. х/8 x+/9 f
f = x<9x gx Я<
Формула изобретения
Четырехвходовый одноразрядный сумматор, содержащий элемент II и элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с выходом суммы сумматора, а i-й вход (i=1 2,3) соединен с
f < = К(К(х <,х,х,х ) x
i-м входом сумматора, четвертый вход
35 соединен с четвертым входом сумматора и первым входом элемента И, выход соответствующая сигналу младшего переноса, На выходе 12 реализуется логическая функция которого соединен с выходом старшего переноса сумматора, о т л и ч а юЙ = х» R (х<,х,хз,х»), шийся тем, что, с целью упрощения конструкции, сумматор, содержит два элемента равнозначности и элемент ИСсоответствующая сигналу с таршего переноса, 40
Здесь R() —. функция равнозначнос». ти. На выходе элемента 2 ИСКЛЮЧАЮЩЕЕ
ИЛИ сигнал равен логической единице только в том случае, когда. на его входах только один сигнал равен логичес- 45 кой единице, а остальные сигналы равны логическому нулю, т.е. элемент 2
ИСКЛЮЧАЮЩЕЕ ИЛИ на четыре входа реализует логическую функцию
<.1 =х < xg X q Ч х < х х,х Ч х, х х х» Ч х < х х х
Составитель А.
Редактор Н.Киштулинец Техред Л.Сердю
КЛЮЧАЮЩЕЕ ИЛИ, 3-й вход (j=1,2,3,4) которого соединен с j-м входом сумматора и 1-м вход ом пе рв о г о эл емен та равнозначности, а выход соединен с первь<м входом второго элемента равнозначности, выход которого соединен с выходом младшего переноса сумматора, а второй вход соединен с выходом первого элемента равнозначности и вторым входом элемента И.
Клюев кова Корректор О,Ципле
Заказ 1785 Тираж. 565 Подпис ное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно †издательск комбинат "Патент", г.Ужгород, ул. Гагарина,101 соответствующая сигналу суммы. На выходе 11 реализуется логическая функция х, х х х чх х х х»1/х<х х х4чх< х х х,») „
0 О
0 О
0 О
0 О
0 1
tI 1
0 )
О 1
1 О
1 О
1 0
1 О
1 1
1 1
1 1
1 1
О
О
1
О
О
1
О
1
О
О
0 0
1 0
О 0
1 0
0 О
1 О
О О
1 О
О 0
1 О
О О
1 О
0 0
1 О
0 0
1 1
О О
0 1
О 1
1 0
О 1
1 0
1 0
1 1
0 1
1 0
1 О
I 1
О
1 1
0 О
