Устройство для задержки импульсов

 

Изобретение может быть использовано в вычислительной технике и автоматике. Цель изобретения - устранение искажений выходного сигнала - достигается за счет введения в состав устройства инвертора 5, дополнительного T-триггера 6, элемента неравнозначности 7 и новых связей. Кроме того, в состав устройства входят входной логический элемент 1, T-триггер 2, времязадающая RC-цепь 3, триггер Шмидта 4. Введенные отличия исключают появление импульсов помех на выходе устройства, так как фронты импульсов на входах элемента неравнозначности 7 разнесены во времени. Устройство обеспечивает надежное функционирование и при малых временных интервалах между задерживаемыми импульсами - меньших, чем фиксированное время восстановления времязадающей RC-цепи 3. 2 ил.

СОЮЗ СОИЕТСИИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (gg)g Н 03 К 5/13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 (21) 4470833/24-21 (22) 05.08,88 (46) 30.06.90. Бюл. Р 24 (72) В.Л.Елистратов (53) 621.3 18 (088.8) ГОСУДАРСТВЕННЫЙ ИОМИТЕТ

ПО ИЗОБРЕТЕНИЯЗ4 И ОТКРЫТИЯМ gÐÈ ГКНТ СССР (56) авторское свидетельство СССР

У 1046924, кл. Н 03 К 5/13, 1981.

Авторское свидетельство СССР В 1348988, кл. Н 03 К 5/13, 1986. (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ (57) Изобретение может быть использовано в вычислительной технике и авто-. матике. Цель изобретения — устранение искажений выходного сигнала — достигается за счет введения в состав устройства инвгртора 5, дополнительного Т-триггера б, элемента 7,неравнозначности и новых связей. Кроме того, в соcòàB устройства входят входной логический элемент 1, Т вЂ тригг

2, времязадающая RC-цепь 3, триггер

Шмидта 4. Введенные отличия исключают появление импульсов помех на выходе устройства, так как фронты импуль; сов на входах элемен-а 7 нераэнозначности разнесены во времени. Устройство обеспечивает надежное функционирование и при малых временных ин-.ервалах между задерживаемыми импульсами, меньних, чем фиксированное время восстановления времязадающей

RC-цепи 3 2 ил.

1575296

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и автоматики.

Цель изобретения — устранение ис- кажений выходного сигнала.

Указанная цель достигается тем, что в устройство введены последовательно соединенные инвертор, дополнительный Т-триггер и элемент неравнозначности.

На фиг . 1 изображена структурная схема устройства; на фиг. 2 — временные диаграммы на выходах его элементов.

Устройство содержит последовательно соединенные входной логический элемент 1, Т-триггер 2, времязадающую RC-цепь 3, триггер Шмидта 4, причем входы входного логического эггемента 1 являются входами устройства, и последовательно соединенные инвертор 5, дополнительный Т-триггер

6 и элемент 7 неравнозначности, при этом вход инвертора 5 соединен с выходом входного логического элемента

1, второй вход элемента 7 неравно значности соединен с выходом триггера Шмидта 4, а выход элемента 7 неравнозначности является выходом устройства.

Устройство работает следующим образом.

Допустим, в начальный момент времени Т-триггер 2 и дополнительный Ттриггер 6 находятся в состоянии логического нуля. В момент времени с„ (фиг. 2) на выходе входного логического элемента 1 происходит перепад сигнала из состояния логического нуля в состояние логической единицы.

Этот перепад поступает гга вход Ттриггера 2 и через инвертор 5 в виде перепада иэ логической единицы в логический нуль на вход дополнительного Т-триггера 6. Т-триггер 2 переключается в состояние логической единицы с задержкой .4 t, в то время как состояние дополнительного Т-триггера 6 остается неизменным. Сигнал с выхода

Т-триггера 2 задерживается. времязадающей RC-цепью 3 (время от t1 + а t, до t<) ° Триггер Шмидта 4 восстанавливает прямоугольную форму сигнала и исключает возможггосг ь дребезга в момент tz. Элемент 7 неразнозначности выявляет неcовпадение сигналов на своих входах и с задержкой 6 tg уста10

35

55 навливает на своем выходе напряжение логической единицы. Таким обра —зом, передний фронт сигнала на выходе устройства оказывается задержанным относительно переднего фронта на выходе входного логического элемента на время, определяемое в основном постоянной времени времязадающей RC-цепи 3.

В момент времени t на выходе входного логического элемента 1 про исходит перепад сигнала из состояния логической единицы в состояние логического нуля. Этот перепад поступает на вход Т-триггера 2 и через инвертор 5 с задержкой gt, в виде перепада из логического нуля в логическую единицу на вход дополпительного Т-Триггера 6. Дополнительный

Т-триггер Ь переключается.в состояние логической единицы с задержкой ht, в то время как состояние Т-триггера

2 остается неизменным.

Начиная с момента t + 6t +

+ 5 t сигналы на входах элемента

7 неравнозначности имеют одинаковый уровень, поэтому начиная с момента

t + ht>, + h,t» + 6t > на выходе устройства устанавливается уровень логического нуля. Таким образом, задержка заднего фронта сигнала на выходе; устройства относительно заднего фронта сигнала на выходе входного логического элемента 1 определяется только внутренними задержками элементов схемы.

Если первоначально Т-триггер 2 и дополнительный .Т-триггер 6 находятся,в состоянии логической ециницы, то схема работает аналогично (период времени От 14 ДО С5 тОлькО кон» денсатор вреггязадающей RC-цепи при этом не заряжается, а разряжается.

Так как фронты сигналов на входах элемента 7 неравнозначности разнесены по времени благодаря применению инвертора 5 и дополнительного Т-триг- гера 6, то появление импульсов помехи исключено.

Ус гройство обеспечивает надежное функционирование и при малых временных интервалах между задерживаемыми импульсами, несмотря на наличие фиксированного времени восстановления времязадающей цепи.

Формула и з обр етения

Устройство для задержки импульсов, содержащее последовательно соединен5 15 ные входной логический элемент, Ттриггер, времяэадающую RC-цепь, триггер Шмидта, причем входы входного логического элемента являются входами устройства, о т л и ч а ю щ е— е с я тем, что, с целью устранения искажений выходного сигнала, в него введены последовательно соединенные

° I ling„1

5. 5

Ц Иду!

I I dt, !

/ у

f)I

С ос тавитель Л. Очер е тя ный

Техред, g,дидык

Корректор О.Ципле

Редактор А.Огар

Заказ 1791 Тираж 663 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, 1ф)сква, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

1

8

75296 6 инвертор, дополнительный Т-тоиггев и элемент неравнозначности, причем вход инвертора соединен с выходом входного логического элемента, второй вход элемента неравнозначности соеди-. нен с выходом триггера Шмидта, а выход элемента неравнозначности является выходом устройства.