Цифровой адаптивный приемник

 

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости приема сигналов данных. Цифровой адаптивный приемник содержит делитель 1 частоты, согласующий блок 2, блок 3 линейной обработки сигналов, решающий блок 4, декодер 5, блок 6 выделения тактового колебания, состоящий из масштабирующих усилителей 23 и 27, сумматора 24 по модулю два, сумматоров 25 и 22 и блока 26 подстройки тактового колебания, формирователь 7 ошибки и блок 8 формирования критерия, состоящий из сумматора 9, блоков задержки 10 - 14 и 16, вычитателей 15 и 17, сумматоров 18 и 20 по модулю два и перемножителей 19 и 21. Цель достигается за счет осуществления компенсации статической ошибки вычислений при подстройке тактового колебания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А1 (51)5 H 04 L 25 40 с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ll0 ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ

ПРИ ГННТ СССР (21) 4402783/24-09 (2?) 04.04.88 (46) 07.08.90. Бюл. №- 29 (72) А.M. Боград, Б.С. Данилов и Л.Г. Израильсон (53) 62 1.394.6(088.8) (56) Авторское свидетельство СССР

¹ 1234991, кл. H 04 L 25/40, 1986. (54) ЦИФРОВОЙ АДАПТИВНЫЙ ПРИЕМНИК (57) Изобретение относится к электросвязи. Цель изобретения — повышение помехоустойчивости приема сигналов данных. Цифровой адаптивный приемник содержит делитель 1 частоты, согласующий блок 2, блок 3 линейной обработ2 ки-сигналов, решающий блок 4, декодер

5, блок 6 выделения тактового колебания, состоящий из масштабирующих усилителей 23 и 27, сумматора 24 по модулю два, сумматоров 25 и 22 и блока

26 подстройки тактового колебания, формирователь 7 ошибки и блок 8 формирования критерия, состоящий иэ сумматора 9, блоков задержки 10-14 и 16 вычитателей 15 и 17, сумматоров !8 и

20 по модулю два и перемножителей 19 и 21. Цель достигается эа счет осуществления компенсации статической ошибки вычислений при подстройке тактового колебания. 1 ил.

1584114

Изобретение относится к электросвязи и другим областям, связанным с приемом модулированных сигналов данных, передаваемых по каналам связи, и может использоваться для приема сиг5 налов, сформированных многопозиционными методами модуляции.

Цель изобретения — повышение помехоустойчивости приема сигналов данных 10 эа счет компенсации статической ошиб,:ки вычислений при подстройке тактового ко3тебания.

На чертеже изображена структурная электрическая схема цифрового адаптив-15 .ного приемника.

Цифровой адаптивный приемник содержит делитель 1 частоты, согласующий блок 2, блок 3 линейной обработки сигналов, решающий блок 4, декодер 5, блок 6 выделения тактового колебания, формирователь 7 ошибки, и блок 8 формирования критерия. Последний состоит из сумматора 9, первого 10, второго 11, третьего 12, четвертого 13 и пятого

14 блоков задержки, первого вычитателя 15, шестого блока 16 задержки, второго вычитателя 17, первого сумматора

18 по модулю два, первого перемножителя 19, второго сумматора 20 по модулю два, второго перемножителя 21.

Блок 6 состоит из .второго сумматора

22, первого масштабирующего усилителя 23, сумматора 24 по модулю два, первого сумматора 25, блока 26 подстройки тактового колебания и второ35 . ro масштабирующего.усилителя 27. .Цифровой адаптивный приемник работает следующим образом.

Модулированный сигнал с выхода ка40 нала связи (не показан) через согласующий блок 2 поступает. в блок 3 линейной.обработки сигналов. В блоке 3 осуществляются автоматическая регулировка усиления демодуляции входного сиг45 нала в каждом из квадратурных подканалов R и Q, адаптивная коррекция межсимвольной интерференции, подстройка когерентного колебания. Посредством решающего блока 4 из сигналов R(aT) и

Q(nT) осуществляется формирование эталонных сигналов K(nT) и Q(nT)..В формирователе 7 формируются сигналы, соответствующие отклонению сигналов

R(aT) и g(nT) от эталонных сигналов

k(nT) и Q(nT) соответственно по фор- 55 муле е„(пТ) = R(nT)-R(nT); (1) е (пТ) =. Q (пТ) —.Q (и T), где Т вЂ” период следования принимаемых элементов сигнала; и — порядковый номер принимаем о элемента сигнала.

Сигналы eR(nT) и е (пТ) с выхода формирователя 7 поступают на блок 3, где на основании этих сигналов реализуются алгоритмы функционирования указанных систем регулирования приемника, В блоке 8 формирования критерия формируется сигнал, отображающий отклонение по фазе тактового колебания от номинального положения, В блоке 26 подстройки тактового колебания осуществляются формирование и поцстройка тактового колебания, необходимого для работы блока З,и декодера 5.

Посредством цепи, состоящей из масштабирующего усилителя 27 и сумматора 22, осуществляется частотная подстройка тактового колебания, Посредством цепи, состоящей из масштабирующего усилителя 23 и сумматора 25, осуществляется фаэовая подстройка тактового колебания. В масштабирующих усилителях 23 и 27 осуществляется умножение соответствующих сигналов управления на постоянные коэффициенты

К, и К, что необходимо для формирования требуемого соотношения постоянных регулирования в цепях фазовой и частотной автоподстройки.

В блоке 8 критерий подстройки

F, (аТ) формируется по формуле

F > (n T) =eg ((n-1) T) (R ((a-2) Т )—

-R(nT))+е ((n-1)TQQQ(a-2) T)-Q(пТ}) . (2)

Я

Из выражения (2) следует, что при вычислении критерия необходимо вывислить произведения и, следовательно, чтобы сохранить разрядность кодовых чисел, усечение, в результате чего может появиться статическая ошибка, причем статическая ошибка может появиться после вычисления любого произведения. Для компенсации этих статических ошибок осуществим следующие операции. После блоков 10 и 11, в которых формируются сомножители, в цепь знака соответствующего сигнала включается сумматор 18 или 20 (остальные разряды кодового числа соответствующего сигнала, формируемого в прямом коде, на выход соответствующего сумматора проходят без.изменений).

На другой вход соответствующего сумматора поступает низкочастотное колебание скважностью два. Следовательно, 5 158 знак сигнала управления на выход соответствующего сумматора по модулю два проходит поочередно, то без изменений, то с инверсией. Для того, чтобы зта инверсия знака не приводила к расходимости процесса подстройки так" тового колебания, необходимо также проводить инверсию в фазовой и частотной цепях автоподстройки. В этом случае статическая ошибка компенсируется.

В предлагаемом приемнике необходимая инверсия осуществляется посредством сумматоров 18,20 и 24. Низкочастотное колебание, подаваемое на вторые входы этих сумматоров, формируется посредством делителя 1. частоты.

Покажем, что введение указанных блоков обеспечивает компенсацию статической ошибки. Пусть Р (пТ) — значение числа (на п-ом такте) на выходе сумматора 22, а Р (пТ) " значение числа на выходе сумматора 25. За счет введения сумматоров 18 и 20 величина критерия йа входе блока 6 F (nT)

1 равна (-" J

F (nT) = (-1) F (nT)., 1 1 где N — коэффициент деления делителя

1 частоты;

n п — — целая часть числа— н н

F, (nT) — определяется по выражению (2)

За счет введения сумматора 24 величины F (пТ) и F>(nT) равны:

Гп3

Р (пТ)=Р, f(n-1)Т1+К,К, (-1)lw3»

»F, (пТ)=Р. 5(n-1)Т)+К,К, Р (пТ); (4)

Р (пТ)=Р (пТ)+К, (-1) F, (nT)

= Р2(пт) + К,Р,(пт), (5) т.е. величина Р (пТ) соответствует требуемому.

Покажем, что посредством указанных преобразований компенсируется статическая ошибка. Допустим, что в про-. цессе вычисления произведения в соответствии с выражением (2) имеет место статическая ошибка Д . Тогда сигнал на выходе блока 8 формирования критерия имеет вид:

F,(T)(-1) + д,, а выражение (5) принимает вид

F> ((n+1)T) F>(nT) + К Р,(пТ) +

4114

/n1

+К, (-1) .Д +; F., ((и-1) Т)+ К,КР,(n T) +

ГВ1

+ к К (-1) я .д., (6)

1 2 P ) учитывая, что ((1-) > О, то выражение (6) преобразуется в (Я, что эквивалентно компенсации статической ошибки (() — знак вычисления математического ожидания).

В блоке 26 по сигналам управления осуществляется непосредственная подстройка тактового колебания.

10

Формула изобретения

Цифровой адаптивный приемник, со-. держащий последовательно соединенные согласующий блок, вход которого яв20 ляется входом цифрового адаптивного приемника, блок линейной обработки сигналов, решающий блок, декодер, выход которого является выходом цифрового адаптивного приемника, формирователь ошибки, первый и второй входы которого соединены с входом и выходом решающего блока соответственно, блок формирования критерия, выход которого соединен с входом блока вьщеЗ0 ления тактового колебания, выход которого соединен с вторым входом декодера и вторым входом блока линейной обработки сигнала, третий вход которого соединен с выходом формирователя ошибок и с первым входом блока формирования критерия, второй вход которого соединен с выходом решающего блока, блок формирования критерия содержит первый и второй блоки задержки, объединенные входы которых являются первым входом блока формирования критерия, вторым входом которого являются объединенные входы третьего и четвертого блоков задержки, выход третьего блока. задержки через пя" тый блок задержки соединен с первым входом первого вычитателя, второй вход которого соединен с входом третьего блока задержки, выход четвертого блока задержки через шестой блок задержки соединен с первым входом второго вычитателя, второй вход которо,го соединен с входом четвертого бло1 ка задержки, выход первого вычитателя ,через первый перемножитель соединен ,:с первым входом сумматора, выход второго вычитателя через второй перемно житель соединен с вторым входом сум,матора, выход которого является вы1584114

Составитель Н. Пазарева

Техред Л,Олийнык Корректор О. Кравцова

Редактор И. Горная

Заказ 2264 Тираж 529 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæroðîä, ул. Гагарина,101 ходом блока формирования критерия, блок выделения тактового колебания содержит первый масштабирующий усили" тель, вход которого является входом блока выделения тактового колебания, последовательно соединенные первый сумматор и блок подстройки тактового колебания, выход которого является выходом блока выделения тактового ко" 1О лебания, а также последовательно соединенные второй масштабирующий усилитель, вход которого соединен с первым входом первого сумматора, а второй сумматор, выход которого соединен с вторыми входами первого и второго сумматоров, отличающийся тем, что, с целью повышения помехоустойчивости приема сигналов данных за счет компенсации статической ошибки вычислений при подстройке тактового колебания, введены делитель частоты, в блок формирования критерия - два сумматора по модулю два, и в блок выделения тактового колебания — сум- 25

t матор по модулю два, при этом выход первого блока задержки блока формирования критерия через первый сумматор по модулю два соединен с вторым sx<.:— дом первого перемножителя, выход второго блока задержки через второй сумматор по модулю два соединен с вторым входом второго перемножителя, выход первого масштабирующего усилителя блока вьщеления тактового колебания через сумматор по модулю два соединен с первым входом первого сумматора, выход блока вьщеления тактового колебания через делитель частоты соединен с дополнительным входом блока выделения тактового колебания и третьим входом блока формирования критерия, дополнительным входом блока выделения тактового колебания является второй вход сумматора по модулю два, а третьим входом блока формирования критерия являются вторые входы первого и второго сумматоров по модулю два, I