Преобразователь напряжения с защитой от перегрузок

 

Изобретение относится к преобразовательной технике и может быть использовано в системах электропитания различных электронных устройств. Цель изобретения - повышение надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности. При перегрузке по току на выходе преобразователя сигнал датчика тока 5 превышает пороговый уровень на выходе схемы 9, что приводит к блокированию выходов 1 и 2 блока коммутации 3 и появлению сигналов управления на его выходе, которые коммутируют дополнительный транзистор схемы 7. Одновременно с этим происходит уменьшение порогового уровня на выходе схемы 9. В аварийном режиме сигнал с датчика тока 5, который уменьшен наличием резистора в схеме 7, сравнивается с уменьшенным пороговым уровнем на выходе схемы 9 и при наличии перегрузки через узлы 8, 10 и 3 транзисторы инвертора 4 поддерживаются в закрытом состоянии /при непрерывном контроле наличия перегрузки/. После устранения перегрузки устройство переходит в нормальный режим работы. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„SU „„1585884 (51) 5 Н 02 М 3/335

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ фиг 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21),4412177/24-07 . (22) 19,04.88 (46) 15.08.90. Бюл. Ф 30 (71) Сибирский завод комплектного электропривода "Сибстанкоэлектропривод" (72) А,Б.Немировский, А.Л.Багинский, А.А.Кромм и В.В.Куракин (53) 621.314,57 (088.8) (56) Авторское свидетельство СССР

М 568124, кл. Н 02 M 3/335, 1977.

Авторское свидетельство СССР

Ф 1094120, кл. Н 02 M 3/335, 1984.

Авторское свидетельство СССР

Ф 1010708, кл. Н 02 M 3/335, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С

ЗАЩИТОЙ ОТ ПЕРЕГРУЗОК (57) Изобретение относится к преобразовательной технике и может быть использовано в системах электропитания различных электронных устройств.

Цель изобретения — повышение надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности. При перегрузке по то— ку на выходе преобразователя сигнал датчика тока 5 превышает пороговый уровень на выходе схемы 9, что приводит к блокированию выходов 1 и 2 блока коммутации 3 и появлению сигналов. управления на его выходе, которые коммутируют дополнительный транзистор схемы 7. Одновременно с этим происходит уменьшение порогового уровня на выходе схемы 9. В аварийном режиме сигнал с датчика тока 5 (который уменьшен наличием резистора в схеме 7) сравнивается с уменьшенным пороговым уровнем на выходе схемы 9 и при наличии перегрузки через узлы 8, 10 и 3 транзисторы инвертора

4 поддерживаются в закрытом состоянии (при непрерывном контроле наличия перегрузки). После устранения перегрузки устройство переходит в нормальный режим работы. 1 з.п. ф-лы, 3 ил.

1585884

Изобретение относится к преобра— зовательной технике и может быть использовано в системах электропитания различных электронных устройств.

Цель изобретения — повышение на.— дежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности. 10

На фиг, 1 приведена схема устрой— ства1 на фиг. 2 — схемная реализация блока коммутации; на фиг. 3 — эпюры, поясняющие работу преобразователя. !

Устройство содержит задающий ге в 15 нератор 1, схему управления 2, блок коммутации 3, двухтактный транзисторный инвертор 4 с трансформаторным выходом, датчик .тока 5, нагрузку 6, схему коммутации тока перегрузки 7, 20 формирователь импульса перегрузки

8, схему переключения порога срабатывания 9, формирователь логического сигнала режима работы 10. Выход задающего генератора 1 соединен с вхо— дом схемы управления 2, подключенной первым и вторым выходами к входам блока коммутации 3. Выходы блока коммутации 3 соединены с,цвумя входами

-инвертора 4, соединенного с датчиком 30 тока 5 и выходом — с нагрузкой 6. Выход 3 блока коммутации 3 подключен к упраВляющему входу схемы коммутации тока перегрузки 7, соединенный выходами с силовыми выводами транзистора инвертора 4. Выход датчика тока 5 со, единен с первым входом формирователя импульса перегрузки 8, подключенного вторым входом через схему переключения порога срабатывания 9 к первому 40 выходу формирователя логического сигнала режима работы 10 и четвертому входу блока коммутации 3. Входы формирователя 10 соединены с выходом фоРмиРователя импульса перегрузки 45

8 и первым выходом схемы управления 2.

Второй выход формирователя логического сигнала режима работы 10 соединен с третьим входом блока коммутации 3.

Задающий генератор 1 (ЗГ) служит для формирования кратковременных тактовых импульсов. Схема управления

2 (СУ) предназначена для формирования входных импульсов двухтактногG транзисторного инвертора 4 и управ55 ления работой формирователя логического сигнала режима работы 10, СУ 2 реализована в виде Т-триггера 11, выполненного на основе D-триггера (например, на микросхеме 564ТИ2).

Прямой и инверсный выходы триггера

11 являются выходами схемы СУ, 2.

Блок коммутации 3 (БК) служит для отключения выходов схемы управления 2 от основных входов инвертора

4 при возникновении аварийного режима и подключения выхода СУ 2 к управляющему входу схемы коммутации тока перегрузки 7.

На фиг. 2 приведена схема реализации БК 3, где 12, 13, 14 — двухвходовые логические схемы И. Первые входы схем И 12 и 13 соединены с первым входом БК 3 ° Первый вход схемы И 14 соединен с вторым входом

БК 3. Второй вход схемы И 12 соединен с четвертым входом БК 3. Вторые входы схем И 13 и 14 соединены с третьим входом БК 3. Выходы схем

И 12, 13 и 14 служат выходами блока коммутации 3 соответственно.

Транзисторный инвертор 4 (TH) с трансформаторным выходом служит для. преобразования напряжения источника постоянного напряжения в переменное и выполнен по двухтактной схеме с независимым возбуждением и выводом средней точки первичной обмотки трансформатора, к которой подключается один из выводов источника напряжения. В качестве коммутирующих в

ТИ 4 установлены транзисторы l5 и 16, базы которых служат двумя основными входами ТИ 4. Трансформатор выполняется на сердечнике из материала с непрямоугольной петлей гистерезиса °

Датчик тока 5 (ДТ) предназначен для получения напряжения, пропорционального коллекторному току транзистора инвертора, и выполнен на измерительном резисторе 17, включенным между эмиттером транзистора 15 и общей точкой схемы, к которой подключен другой вывод источника напряжения. Для симметрии схемы ТИ 4 в эмиттер транзистора 16 включен такой же по номиналу измерительный резистор 18. Выполнение датчика тока 5 в виде резистора 17, включенного в эмиттер только одного транзистора, позволяет исключить влияние идентичности коммутирующих транзисторов 15 и 16 на уровень формируемых в ДТ 5 импульсов напряжения, определяемый в данном случае лишь параметрами транзистора 15.

5 1585884

Нагрузка 6 инвертора 4 может быть выполнена, например, в виде двухпалупериаднаго выпрямителя с выходньи

R(: — ôèëüòðoì °

Схема коммутации тока перегрузки

7 (СКП) предназначена для формирования напряжения на датчике тока 5 при работе преобразователя в режиме перегрузки и короткого замыкания.

СКП 7 реализована в виде дополнительного транзистора 19 той же проводимости, что и коммутирующие транзисторы 15 и 16 инвертора 4.

В каллекторнай цепи транзистора

19 установлен резистор 20. Величина сопротивления R выбирается равной

2о

Ел

I

2о к yon при

1 2

8 где E — напряжение источника питания ИТ 4;

К Аоп — предельно допустимое значение коллекторного тока дополнительного транзистора 19.

При этом транзистор 19 работает при отпирании (в ключевом режиме) в области насыщения, что обеспечивает высокую чувствительность датчика тока 5 и температурную стабильность

его выходного напряжения. Для обеспечения ключевого режима транзистора

19 выбирается соответствующий ток базы.

Второй конец резистора 20 и эмиттер дополнительного транзистора 19 являются соответственно выходами

СКП 7. База транзистора 19 является управляющим входом СКП 7.

Формирователь импульса перегрузки

8 (ФИП) служит для формирования. на его выхбде перепада напряжения при превышении сигналом на выходе ДТ 5 порога срабатывания формирователя.

ФИП 8 может быть выполнен по схеме

I кампаратара, например на микросхеме типа 521САЗ, имеющей два сигнальных входа.

Алгоритмы работы ФИП 8 описываются уравнением

01 прН П (П

ВК, 2

Схема переключения порога срабатывания 9 (СПП) предназначена для изменения порога срабатывания формирователя импульса перегрузки 8 при

55 переходе преобразователя из рабочего в аварийнь. и режим работы и из аварийна1 o — в рабочий. Необходимость в изменении порога объясняется тем, что ДТ 5 запитывается в рабочем режиме каллектарным током, протекающим через полуобмотку трансформатора

ИТ 4 и транзистор 15, а в аварийном режиме — коллекторным током транзистора 19, протекающим, через эту же палуобматку трансформатора и дополнительный резистор 20, Поэтому таку перегрузки при аварийном режиме (пасле переключения ДТ 5 с транзистора 15 и на 19) соответствует напряжение Un в К раз меньше, чем тm

U в рабочем режиме. rn

Этим объясняется необходимость соответственного уменьшения порогового уровня в аварийном режиме.

Схема реализации СПП 9 приведена на фиг. 1, где 21-23 — делитель опорного напряжения на резисторах, 24— транзисторный ключ. Резисторы 21-23 соединены последовательно и подключены к источнику опорного напряжения F

Точка соединения резисторов 2t и

22 служит выходом СПП 9, Ключ 24 подключен параллельно резистору 23.

База ключа 24 является управляющим входам СПП 9. Ключ 24 служит для шунтирования резистора 23 при подаче на вход уровня 1" и изменения тем самым коэффициента деления опорного напряжения.

Формирователь логического сигнала режима работы 10 (ФЛС) предназначен для формирования на его выходах логических сигналов "1" в течение длительного аварийного и рабочего режимов преобразователя соответственно.

Формирователь 10 реализован на

D-триггере 25 (например, микросхеме типа 564TN2), работающем в синхронном режиме, Вход ФЛС 10 соединен через аднавибратар 26 и схему HE 27 с С-входом D-триггера 25 .

Одновибратар 26 служит для устранения влияния на точность формирования логического сигнала режима работы коммутационного выброса коллекторного тока в момент насыщения трансформатора ИТ 4. Для этого длительность импульса Сц однавибратара 26 выбирается 0,7 Т, так как длительность коммутационного выброса коллектора не превьппает 0,3 Т (Т вЂ” период повто1585884 с 0 при 0 (t (t

"1" npH t„

D-триггер 25 предназначен для формирования логического уровня сигна.ла "1" на выходах ФЛС 10 при следую1 щих временных соотношениях импульсов. поданных на D и С-входы:

Для первого выхода: на D

-входе 25

"0" при 0

0(<с

"1" при = t — Т на С-входе

30 — 2т

0

" "0 при где t — время формирования переднего фронта импульса íà D-в:хо- 35 де.

Для второго выхода (ввиду инверсности выходов это же условие определяет формирование логического "0" ! 40 на первом выходе): на D-входе

<с c t

rye t„

"0" при 0 на С-входе — "1" при t = †; 2Т, "0" при 0 < 0 < С S0

При этом согласно логике работы

D-триггера логическая "1" формируется на его прямом выходе в момент

-и прихода импульса на С-вход.

Работа устройства поясняется эпюрами, приведенными на фиг, 3, где а — тактовые импульсы на выходе дающего генератора 1; б, в — иг пульрения тактовых импульсов ЗГl) . Одновибратор 26 может быть реализован на микросхеме типа 155АТ1. При срабатывании одновибратора 26 на его выходе формируется уровень "1" °

Логическая схема НЕ 27 инвертирует выходной сигнал одновибратора 26.

Поэтому при поступлении на вход схемы НЕ 27 импульсов длительностью

10 с периодом повторения 2Т на выходе схемы НЕ 27 формируются сигналы U с логическим уровнем "1" длительностью 1, = 2Т и сы на выходах схемы управления 2, г — импульсы на выходе одновибратора 26; д — импульсы на выходе схемы

НЕ 27,, е — сигналы на выходе датчика тока 5, ж — импульсы на выходе формирователя импульса перегрузки 8; з — импульсы на выходе формирователя ло .-ического сигнала режима работы 10, и — импульсы на третьем выходе блока коммутации 3.

В исходном состоянии, соответствующем произвольному моменту времени

t„ 3,à) рабочего режима преобразователя, уровень напряжения на первом выходе ФЛС 10 (D-триггера 25) равен "0" (фиг.Зз), на втором выходе — "1". Выход 3 БК 3 блокирован, поэтому сигналы на управляющем входе

СКП 7 отсутствуют фиг.Зи. Выходы

БК 3 деблокированы, поэтому выходы

СУ 2 через схемы И 13 и 14 блока коммутации 3 подключены к основным входам ИТ 4. Напряжение на первом выходе СУ 2 равно "1", на втором выходе — "0" (фиг.Зб,в). Коммутирующий транзистор 15 открыт, коммутирующий транзистор 16 закрыт, Дополнительный транзистор 19 заперт. Ключ 24 (фиг.1) заперт. На выходе СПП 9 сформирован уровень напряжения, соответствующий рабочему режиму (U „ ).

"1

На выходе одновибратора 26 формируются импульсы (фиг.Зг) t „. Уровень напряжения на выходе 9 (U„ ) выбира"1 ется равным напряжению U на реэисаm торе 17 датчика тока 5, формируемому в момент t = t при предельно допуси тимом значении тока в нагрузке 6 инвертора 4 (предельно допустимая перегрузка). Так, например, если при предельно допустимой перегрузке коллекторный ток транзистора 15 равен

200 мА, R „ = З.Ом, уровень U u

= 0,6 В.

"1

Напряжение на ДТ 5 при t = t ни— же уровня U я, (фиг.3e) .

В момент t = t на выходе схемы

НЕ 27 формируется импульс "1" длительностью 2Т вЂ” tu поступающий на

С-вход триггера 25 (фиг.Зд). При сравнении U o с уровнем U я (фиг ° 3e)

1m

П в момент t 1 на выходе компаратора

ФИП 8 формируется импульс "1" (фиг.Зж), поступающий на D-вход триггера 25. Так как t 1 7 t „,,т.е. сигнал на D-вход триггера .. 5 поступает позже импульса на С-входе, D-триггер согласно алгоритму его ра1585884

10 боты остается в прежнем состоянии (информация в триггер 25 не записывается) . Напряжение на выходе ФЛС 10 (триггера 25) равно 0". Поэтому преобразователь остается в рабочем режи5 ме.

Предположим„ что в некоторый момент (t < t (t ) происходит

3 2 перегрузка инвертора 4 по току пре«

1О вышающая предельно допустимую величину — начало аварийного режима.

Вследствие этого напряжение U на датчике тока 5 (фиг. Çe) превышает пороговый уровень U/f в момент

1

t „(t„. На выходе ФИП 8 в момент

t/„ формируется импульс "1" (фиг.Зж).

Так как при этом импульс на 0-вход триггера 25 поступает раньше, чем появляется уровень "1" на С-входе, 20 на первом выходе ФЛС 10 формируется

"1" (фиг.Зз). На втором выходе

ФЛС 10 устанавливается уровень "0", Появление "1" на четвертом входе

БК 3 деблокирует третий выход БК 3, 25 появление "0" на третьем входе БК 3 блокирует БК 3 по выходам. Кроме того, появление "1" на управляющем входе СПП 9 открывает ключ 24, который шунтирует резистор 23, Напряжение на выходе СКП 9 уменьшается до уровня Но

Деблокирование третьего выхода

БК 3 приводит к тому, что на его третьем выходе и соединенном с ним

35 управляющем входе СКП 7 начинают формироваться импульсы, определяемые логическими уровнями сигналов на первом входе БК 3 (фиг,Зи) . Ha основных !

«входах инвертора 4 устанавливаются 40 нулевые уровни сигналов. Поэтому коммутирующие тра" aèeòopû 15 и 16 запираются. При появлении "1" на управляющем входе транзистора 19 (интервалы Времени g «- 6 y t) ) он Открыв а 45 ется и на выходе датчика тока 5 формируются импульсы напряжения (фиг.Çe), амплитуда которых U оказывается

3 и пропорциональной току перегрузки.

В аварийном режиме при равенстве напряжения U<„ zfa первом входе и

I на втором входе, на выходе компаратора ФИН 8 формируются импульсы (фиг.Зж), возникающие в моменты вреMeHH t 6, t S HHтервал «в t5 t . t (фиг. Ça) . Длительность импульсов рав55 ны Т вЂ” t, Т вЂ” t . При этом моменты

/ /

f появления передних фронтов соот.ветствующих импульсов на D-входе триггера 25 находятся внутри временного интервала t„: 0 (t (t» т.е. соотношение времени поступления импульсов на входы ФЛС 10 остается таким же, как при возникновении аварийного режима. Поэтому на первом выходе ФЛС 10 сохраняется уровень логической "1".

Предположим, что аварийный режим оканчивается в момент времени

9 (фп . 3a) . Снижение перегрузки ниже предельно допустимого уровня приводит к уменьшению напряжения на выхо—

p.- ДТ 5 (интервал t> tzþ)

Сигнал на первом входе ФИП 8 становится меньше уровня V/f на втором 2 ( входе (фиг. бд) . Поэтому момент равенства входных напряжений при воз«никновении на ДТ 5 коммутационного гыброса тока оказывается вне интервала О-t,„: t д (t „, < Т. На выходе

ФИП 8 в момент t формируется им/с пульс "1" {фиг.Зж), поступающий на

D-вход триггера 25.

Так как t ) t, т. е. сигнал на

1О

D-вход поступает позже импульса a 0 †âõñ (фиг.Зд), D-триггер 25 согласно алгоритму ere работы меняет

"-o=тоян«е и на первом выходе ФЛС 10

,cT àíaíëzzâàåòñÿ уровень "0", на второ . выходе — "1" (фиг.Ça). Происходи-. гереход из аварийного режима рабо гы преобразователя в рабочий.

Появление "0" на четвертом входе

БК 3 блокирует третий выход .БК 3, на котором устанавливается уровень

"0". Дополнительный транзистор 19 схемы СКП 7 запирается. Кроме того, ::.апирается ключ 24. На выходе

СПП 9 у-танавливается уровень V/«, .

Появление "1" на третьем входе БК 3 деблокирует БК 3 по выходам. Поэтому с выходов СУ 2 импульсы поступают на основные входы инвертора 4. На выходе ДТ 5 в области t — t фсрми« н /2 руется наг ряжение, уровень которого в интервале времени 0-t оказывается и меньше Б и . При сравнении V /«c U п, °

"rn ««, (фиг.Çe) в момент t ôîðìèðóåòñÿ имА пульс на выходе компаратора, ФИП 8 (фиг.Зж), поступающий íà D-вход триггера 25. Так как t и то по

«г и аналогии с рассмотренным случаем ( (t O t,,) преобразователь остается в рабочем режиме.

Таким образом, данное устройство пс сравнению с известным позволяет

11 1585884 l2

@tl2, 2 обеспечить надежную работу преобразователя при возникновении перегрузок и коротких замыканий независимо от их длительности. При этом имеется возможность регулировки уровня предельно допустимого тока перегрузки, при превышении которого срабатывает защита преобразователя, возвращаю— щая его в рабочий режим после умень- 1ð шения перегрузки.

Формула изобретения

Преобразователь напряжения с защитой от перегрузок, содержащий двухтактный транзисторный инвертор с трансформаторным выходом, блок коммутации с тремя входами и двумя выходами, формирователь логического сигнала режима работы с двумя входами 2р и прямым и инверсным выходами, датчик тока, включенный в эмиттерную цепь первого транзистора инвертора, схему управления, соединенную входом с выходом задающего генератора, а 25 двумя выходами — с первым и вторым входами блока коммутации, подсоединенного первым и вторым выходами к управляющим входам транзисторов инвертора, а также формирователь импульса перегрузки, соединенный первым входом с датчиком тока, а выходом подключенный к первому входу формирователя логического сигнала режима работы, инверсный выход которого соединен с третьим входом блока коммута—

1 ции, отличающийся тем, что, с целью повышения надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности, в него введены схема коммутации тока перегрузки, схема переключения порога срабатывания, блок коммутации снабжен четвертым входом и третьим выходом, а формирователь импульса перегрузки снабжен вторым входом, причем схема коммутации тока перегрузки подключена выходными выводами к силовым выводам первого транзистора инвертора, а ее управляющий вход — к третьему выходу блока коммутации, вход схемы переключения порога срабатывания подключен к четвертому входу блока коммутации, а выход — к второму входу формирователя импульсов перегрузки, второй вход формирователя логического сигнала режима работы соединен с первым выходом схемы управле— ния, а его прямой выход — с четвертым входом блока коммутации.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что схема коммутации. тока перегрузки выполнена в виде последовательно соединенных резистора и дополнительного транзистора, базовый вывод которого является управляющим входом, а эмиттерный вывод и вывод резистора — выходными выводами.! 585884

Составитель И.Войтович

Техред Л.Серд окова Корректор С.Шекмар

Редактор Н.Швыдкая

Заказ 2331 Тираж 501 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4(5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101