@ -входовый сумматор

 

Изобретение относится к вычислительной технике и предназначено для использования в мультиконвейерных системах цифровой обработки сигналов. Цель изобретения - расширение функциональных возможностей устройства за счет суммирования групп операндов. Конвейерный N-входовый сумматор содержит входы 1 1, ..., 1 N, суммирующие ячейки 2, выходы 3, выходы 4 ячеек, шину 5 синхронизации и шину 6 установки в "О". Ячейка 2 содержит тревходовый комбинационный сумматор и триггер. 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

©иг.!

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4401094/24-24 (22) 31.03.88 (46) 30.09.90. Бюл, М 36 (72) Н.Д, Гол уб, В. В. Г ричук, А, П. Ца рев и В.Г.Чепурняк (53) 681.325.5(088. 8) (56) Авторское свидетельство СССР

М 1067499, кл. G 06 F 7/50, 1982.

Введение в кибернетическую технику.

Обработка физической информации/Под ред. Б.Н.Малиновского. Киев: Наукова думка, 1979, с. 116, (54) и-ВХОДОВЫЙ СУММАТОР

„„Я „„1596320 А1 (57) Изобретение относится к вычислительной технике и предназначено для использования в мультиконвейерных системах цифровой обработки сигналов. Цель изобретения — расширение функциональных возможностей устройства за счет суммирования групп операндов. Конвейерный п-входовый сумматор содержит входы 11 — 1п, суМмирующие ячейки 2, выходы 3, выходы 4 ячеек, шину 5 синхронизации и шину 6 установки в "0". Ячейка 2 содержит трехвходовый комбинационный сумматор и триггер.

2 ил.,1 табл.

1596320

Изобретение относится к вычислительной технике и предназначено для использования в мультиконвейерных системах цифровой обработки. сигналов, Цель изобретения — расширение функциональных возможностей устройства за счет реализации суммирования групп операндов.

На фиг. 1 представлена схема и-входового сумматора; на фиг, 2 — схема суммирующей ячейки. и-Входовый сумматор содержит входы

1 — 1n, суммирующие ячейки 2, дополнительные выходы 3, первые выходы 4 ячеек, шину

5 синхронизации и шину 6 установки в "0", Ячейку 2 (фиг. 2) образуюттрехвходовый комбинационный сумматор 7 и триггеры 8 и 9, В статическом состоянии после l-го такта на входах 1 — 1п находятся (l+1)-å разряды склады ваемых чисел, на в ыходах 3 триггеров 9 ячеек 2 — 1-е разряды соответствующих сумм, на входах триггеров 8 — значения переносов s (i+1)-й разряд соответствующих сумм. и-Входовый сумматор работает следующим образом.

Вначале подают импульс по шине 6 установки в "0". На входы 1> — 1 младшими разрядами вперед поступают числа, причем смена каждого разряда происходит по переднему фронту синхроимпульса, который подается по шине 5 синхронизации, по этому же фронту записывается в соответствующие триггеры 8 и 9 информация с выходов комбинационного сумматора 7. После подачи импульса по шине 6 установки в "0" все триггеры устанавливаются s нулевое состояние. ПоСле первого синхроимпульса втриггеры 9 записываются значения первого (младшего) разряда соответствующих сумм, которые появляются на их выходах 3, а в триггеры 8 записываютая соответствующие значения переноса, после второго синхроимпульса на выходах 4 появляются значения второго разряда соответствующих сумм и т.д. Максимальное количество импульсов, необходимое для получения всех разрядов суммы и чисел: Т = m + logan + 1, где m— разрядность чисел.

Если требуется определить только суммы пар чисел, то достаточно m+2 тактов, 5 далее процесс и роисходит аналогично.

Рассмотрим на примере работу и-входового сумматора. Пусть требуется сложить числа 0101, 1011, 0111, 1010 (n=4). Последовательность состояний входов триггеров 8 и

10 выходов 3 после каждого такта в процессе суммирования представим в виде таблицы.

Формула изобретения и-Входовый сумматор, содержащий л-1

15 суммирующих ячеек, образующих logan линеек, каждая суммирующая ячейка содержит трехвходовый комбинационный сумматор и триггер хранения переноса, вход которого соединен с выходом перено20 са, а выход — с входом переноса трехвходового комбинационного сумматора той же суммирующей ячейки, информационные входы трехвходового комбинационного сумматора соединены с входами, а выход

25 суммы — с первым выходом соответствующей суммирующей ячейки, входы суммирующих ячеек первой линейки соединены с входами п-входового сумматора, взятыми попарно, входы суммирующихячеек каждой

30 линейки, начиная с второй, соединены с первыми выходами суммирующих ячеек предыдущей линейки, взятыми попарно, первый выход суммирующей ячейки последней линейки соединен с выходом и-входово35 госумматора,отличающийся тем,что, с целью расширения функциональных возможностей за счет реализации суммирования группы операндов, в каждую суммирующую ячейку введен триггер, вход

40 которого соединен с выходом суммы трехвходового комбинационного сумматора, а выход — с вторым выходом соответствующей суммирующей ячейки, вторые выходы. всех суммирующих ячеек являются дополнитель45 ными выходами и-входового сумматора.

1596320

Составитель В. Березкин

Техред М.Мог.гентал Корректор И.Муска

Редактор А.Огар

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2910 Тираж 565 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР, 113035, Москва, Ж-35, Раушская наб.. 4/5

@ -входовый сумматор @ -входовый сумматор @ -входовый сумматор 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации

Изобретение относится к вычислительной технике, может быть использовано при реализации арифметических устройств электронных вычислительных машин с плавающей запятой

Изобретение относится к вычислительной технике, может быть использовано в цифровых БИС высокого быстродействия и характеризуется низкими затратами

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных системах

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения и вычитания чисел как в двоичной системе счисления, так и в системе счисления с иррациональными основанием √2, представленных в прямых, обратных и дополнительных кодах, а также для обработки векторной информации

Изобретение относится к вычислительной технике и может быть использовано в управляющих системах повышенной надежности

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа

Изобретение относится к вычислительной технике, может быть использовано в цифровых БИС и характеризуется низкими затратами и повышением быстродействием

Изобретение относится к вычислительной технике , и может быть использовано в цифровых БИС и характеризуются высоким быстродействием и низкими затратами

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки "векторной" информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх