Устройство для суммирования @ последовательных чисел

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа. Цель изобретения - увеличение быстродействия устройства и упрощение его конструкции. Устройство для суммирования N последовательных чисел содержит генератор 1 тактовых импульсов, элемент И 2, распределитель 3 импульсов, группу из (N-1) элементов, два элемента ИЛИ5, 6, счетчик 7, вход 8 разрешения приема информации, N информационных входов 9 и вход 10 синхронизации, соединенные между собой функционально. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (505 0 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2!) 4607843/24-24 (22) 07.09.88 (46) 23.07.90. Бюл. - 27 (72) В.Г.Дровянников

: (53) 681.325 (088.8) (56) Авторское свидетельство СССР

М 1242940, кл. G 06 F 7/62, 1984.

Авторское свидетельство СССР

У 959069, кл, G 06 F 7/50, 1980. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ и

ПОСЛЕДОВАТЕЛЬНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть испопь2 зовано в вычислительных устройствах последовательного типа. Цель изобретения — увеличение быстродействия устройства и упрощение его конструкции. Устройство для суммирования п последовательных чисел .содержит генератор 1 тактовых импульсов, элемент

1i 2, распределитель 3 импульсов, группу пз (n-1) элементов И 4, два элемента ИЛИ 5,6, счетчик 7, вход 8 разрешения приема информации, и информационных входов 9 и вход 10 синхрони.зации, соединенные между собой функционально. 1 ил.

3 158035

Изобретение относится к вычислительной технике и может быть использовано s вычислительных устройствах последовательного типа.

Целью изобретения является увеличение быстродействия устройства и упрощение его конструкции.

На чертеже приведена функциональная схема устройства для суммирования и последовательных чисел.

Устройство содержит генератор I тактовых импульсов, элемент И 2,распределитель 3 импульсов, группу из (n-1) элементов И 4, первый 5 и второй 6 элементы ИЛИ, счетчик 7,вход 8 разрешения приема информации, и информационных входов 9 и вход 10 синхронизации, соединенные между собой функционально.

Устройство работает следующим образомм.

При отсутствии разрешающего прием информации сигнала на входе 8 и сигнала синхронизации подачи последова- 25, тельных чисел на входе 10 счетчик 7 и распределитель 3 импульсов находятся в нулевом состоянии ° При поступ" ленин разрешающего сигнала на вход 8 счетчик 7 переводится в рабочее состояние. При появлении на входе 10 сигнала синхронизации подачи последовательных чисел на входах 9 слагаемых появляются значения старших (знаковых) разрядов, при этом на первые

k входов (1 4К

После появления сигнала синхронизации на входе 10 распределитель 3 импульсов с выдержкой, позволяющей входным сигналам установиться, выра- 45 батывает последовательно и сигналов.

Первый сигнал поступает на вход счетчика 7, управляющего сдвигом влево его содержимого, при этом в младший разряд счетчика 7 внесено значение старшего разряда первого слагаемого;

Следующие сигналы с выходов распределителя 3 импульсов поступают последовательно на первые входы группы из (n-1)-ro элемента И 4 и в случае, если значение разряда числа,подаваемого на второй вход данного элемента

И, равно единице, на один из счетных входов счетчика 7 поступает импульс, который осуществляет прибавление единицы к его содержимому, если данное число относится к первым k числам, или осуществляет вычитание единицы, если данное число относится к последним (и-k) числам. После выработки и сигналов распределитель 3 импульсов останавливается, а после окончания сигнала синхронизации подачи последовательных чисел на входе

1.0 он устанавливается в исходное положение. Частота генератора 1, задающего длительность и частоту сигналов на выходе распределителя 3 импульсов, выбирается исходя иэ быстродействия элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 10 формируется с таким расчетом, чтобы за время его действия успевали выработаться все п сигналов распределителя 3 импульсов.

При поступлении нового сигнала синхронизации на вход 10 на входах

9 слагаемых установятся значения следующих разрядов слагаемых. По первому сигналу с выхода распределителя

3 импульсов прежнее содержимое счетчика 7 увеличится вдвое (сдвигается влево на один разряд) и к нему прибавится значение разряда первого числа, у:.тановленного на входе устройства, В дальнейшем работа устройства проходит аналогично описанному, После окончания ш циклов в счетчике 7 находится результат сложения и последовательных ш-разрядных чисел, который можно считать в параллельном коде чтением всех разрядов счетчика . одновременно или в последовательном коде, подавая на вход последнего ко-. манды сдвига и считывая поочередно разряды результата в его старшем разряде.

Использование предлагаемого устройства позволяет повысить производительность вычислительных устройств последоватепьного типа и сократить количество элементов в устройстве, что снижает его стоимость и повышает надежностье

Формула и з о б р е т е н и я

Устройство для суммирования и пос1 ледовательных чисел, содержащее генератор. тактовых импульсов, группу элементов И, первый элемент ИЛИ, распределитель импульсов и счетчик, причем

158035

Составитель В.Гусев

Редактор Н.Рогулич Техред J1.Сердюкова Корректор 3.Лончакова.

Заказ 2012 Тираж 563 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101 выходы с второго по и-й распределитель импульсов соединены соответст-.. венно с первыми входами элементов

И группы, выходы которых с первого по (k-1 )-й (где l< k4n) соединены с входами первого элемента ИЛИ,.о тл и ч а ю щ е е с я тем, что, - с целью увеличения быстродействия уст ройства и упрощения его конструкции, 1п в него введены элемент И и второй элемент ИЛИ, а счетчик выполнан реверсивным, причем выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход которого соединен с входом синхронизации подачи последовательных чисел устройства и с управляющим входом распределителя импульсов, информационный вход которого соединен с выходом 20

0 6 элемента И, первый выход распределителя импульсов соединен с входом управления сдвигом информации счетчика, вход сложения которого соединен с выходом первого элемента ИЛИ, выходы элемента И группы с k-го по (и-1 )-й соединены соответственно с входами второго элемента ИЛИ, выход которого соединен с вычитающим входом счетчика, информационный вход которого соединен с информационным входом первого последовательного числа устройства, информационные входы последовательных чисел с второго по и-й устройства соединены соответственно с вторыми входами элементов

И группы, а вход разрешения приема информации устройства соединен с установочным входом счетчика.

Устройство для суммирования @ последовательных чисел Устройство для суммирования @ последовательных чисел Устройство для суммирования @ последовательных чисел 

 

Похожие патенты:

Изобретение относится к вычислительной технике, может быть использовано в цифровых БИС и характеризуется низкими затратами и повышением быстродействием

Изобретение относится к вычислительной технике , и может быть использовано в цифровых БИС и характеризуются высоким быстродействием и низкими затратами

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки "векторной" информации

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств ЭВМ, а также в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки "векторной" информации в двоичной системе координат

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров

Изобретение относится к цифровой вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано для построения условных сумматоров в цифровых системах общего и специального назначения

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для суммирования чисел, представленных в параллельном двоичном коде

Изобретение относится к вычислительной технике и может быть использовано в параллельных сумматорах цифровых вычислительных систем

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх