Цифровой измеритель частоты

 

Изобретение относится к радиоизмерительной технике и может быть использовано для измерения частоты гармонических сигналов. Цель изобретения - повышение быстродействия - достигается введением формирователей 3, 4 нуль-пересечений, элемента ИЛИ 5, блока 6 ключей, постоянного запоминающего устройства 7, распределителя 8, блока 9 накапливающих сумматоров, счетчика 13, блока 14 синхронизации, которые обеспечивают возможность расчета спектра измерительного сигнала в темпе поступления входных данных. На чертеже показаны квадратичный преобразователь 1, гетеродин 2, блок 10 квадраторов, блок 11 обнаружения, интерполятор 12, смесители 15, 16, фильтры 17, 18 нижних частот. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1597761 (51)5 G 1 R 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

l1O ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ CCCP (21) 4616081/24-21 (22) 05.12.88 (46) 07.10.90. Бкл. №- 37 (72) В.В.Пискорж, А.А.Чумаченко и Ю.Ф.Запорожченко (53) 621.3 17 (088.8) (56) Авторское свидетельство СССР

¹ 705362, кл. G 01 R 23/00, 1978.

Авторское свидетельство СССР № 569961, кл. G 01 R 23/00, 1977. (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиоизмерительной технике и может быть использовано для измерения частоты гармонических сигналов. Цель изоб- .

2 ретения — повьппение быстродействия достигается введением формирователей

3, 4 нуль-пер ес ечений, элемента ИЛИ 5, блока 6 ключей, постоянного запоминающего устройства 7, распределителя

8, блока 9 накапливающих сумматоров, счетчика 13, блока 14 синхронизации, которые обеспечивают возможность расчета спектра измерительного сигнала в темпе поступления входных данных. На чертеже показаны квадратичный преобразователь 1, гетеродин 2, блок 10 квадраторов, блок 11 обнаружения, интерполятор 12, смесители

15, 16, фильтры 17, 18 нижних частот. 1 ил.

1597761

Изобретение относится к радиоизмерительной технике и может быть использовано в различных областях техники для измерения частоты гар5 монических электрических сигналов, Цель изобретения — повышение быстродействия измерения частоты, На чертеже приведена блок-схема измерителя частоты. 10

Измеритель частоты содержит квадратурный преобразователь 1 с гетеродином 2, формирователи 3 и 4 импульсов нуль-пересечений, элемент ИЛИ .5, блок ключей 6, постоянное запоминающее устройство 7, распределитель 8, блок накапливающих сумматоров 9, блок квадраторов 10, блок 11 обнаружения, интерполятор 12, счетчик 13 и блок 14 синхронизации. Квадратурный преоб" разователь 1 содержит два смесителя

15 и 16 и два низкочастотных фильтра

17 и 18.

В устройстве выходы квадратурного преобразователя 1 через формирователи 25

3 и 4 нуль-пересечений соединены с входами элемента ИЛИ 5, который соединен с последовательно, соединенными блоком ключей 6, IIocTQHEIHblM запоминающим устройством 7, распределителем 30

8, блоком накапливающих сумматоров 9, блоком квадраторов 10, блоком 11 обнаружения и интерполятором 12. Выход формирователя 3 нуль-пересечений соединен с управляющим входом распреде35 лителя 8, тактовый выход 19 блока синхронизации соединен с входом счетчика 13, выходы которого соединены с входами блока ключей, а установочный выход 20 блока синхронизации

40 соединен с соответствующими входами счетчика 13 и блока накапливающих сумматоров 9.

Измеритель частоты работает сле45 дующим образом.

На сигнальные входы смесителей

15 и 16 подается измеряемый монохроматический сигнал:

U(t)=S cos(2 rt f ñ"+ ф где S, — амплитуда сигнала;

f — значение частоты сигнала с на измерительном интервалесе(0, Т); (p- фаза.

Частота входного (измеряемого) сигнала ограничена значениями

fñ,Е (fî F,fî,+ ) центральное значение полосы возможных значений частоты;

2F — ширина укаэанной полосы.

На гетеродинные входы смесителей подаются сдвинутые друг относительо но друга на фазовый угол 90 гарМонические колебания гетеродина 2. Далее колебания с выходов фильтров 17 и 18 подаются на формирователи 3 и 4 импульсов нуль-пересечений, . которые вырабатывают короткие импульсы напряжения в моменты пересечения информационными колебаниями нулевой оси амплитуд. Через элемент ИЛИ 5 эти импульсы поступают на управляющий вход блока ключей 6.

В момент t = 0 начала измерения блок 14 синхронизации вырабатывает короткий импульс, который с выхода

20 синхронизатора поступает на установочные входы счетчика 13 и накапливающего сумматора 9. Таким путем производится обнуление счетчика и накапливающего сумматора, что является необходимым этапом подготовки устройства к проведению измерения.

В момент t = 0 с выхода 19 блока

14 синхронизации на счетный вход счетчика начинают поступать импульсы со стабильной тактовой частотой.

Под воздействием этих импульсов про-. исходит постепенное заполнение счетчика. Счетчик в данной схеме играет роль эталона времени. Выходы счетчика подключены через блок ключей 6 к адресным шинам постоянного запоминающего устройства 7. Число строк ПЗУ должно быть равно объему счетчика 13. В каждой строке ПЗУ 7 . записано И чисел, являющихся отсчетами опорных сигналов вида:

Б =з1п(2И tq); f(=F +1df;

1 =О, И-1;

c3f < ——

2Т н рассчитанных заранее для всех Фиксированных моментов времени t <=Kdt;

К =1,Р где P + 1 — объем счетчика 13.

Очевидно, число всех строк ПЗУ равно

P + 1; P = Тн/Dtf

В момент прихода импульса нульпересечения число с выхода счетчика

13 воздействует на адресные шины

1597761

ПЗУ 7. Строка данных, соответствующая временному моменту прихода импульса нуль-пересечения относительно момента t=O, суммируется с содержимым в блоке накапливающих сумматоров 9.

Если импульс нуль-пересечения пришел с выхода формирователя 3, аналогичным образом выбирается строка данных из ПЗУ и суммируется с соответствующим содержимым в блоке накапливающих сумматоров 9, Блок накапливающих сумматоров содержит 2 M отдельных сумматоров, поэтому суммирование выбранных из ПЗУ 7 чисел .ведется отдельно по каждой частоте.

Таким образом, выполняется коррелирование представленного нульпересечениями (преобразованноГо) измерительного сигнала в М квадратурных каналах с M опорными аналитическими сигналами.

По нуль-пересечениям с выхода формирователя 4 осуществляется выборка данных из таблицы синусных опорных сигналов. В эти же моменты времени необходимо проводить выборку данных из косинусных опорных сигналов. Стандартным решением задачи явилось бы использование такого же объема, что и для отсчетов синусных; постоянного запоминающего устройства для хранения отсчетов косинусных составляющих и одновременное чтение строк данных из синусного и косинусного ПЗУ. Такое решение неоптимально, поскольку требует удвоения ПЗУ.

В устройстве выборка данных, соответствующих отсчетам косинусных сигналов, проводится с задержкой Тс/4 (относительно момента выборки синусных составляющих) иэ той же таблицы отсчетов "синусных" составляющих.

Задержка на четверть периода импульса нуль-пересечения измерительного сигнала осуществляется в аналоговом виде, путем соответствующей фазировки запитывающих смесители 15 и 16 колебаний гетеродина 2.

1 .Сложение с содержимым косинусных накапливающих сумматоров осуществляется путем переключения распределителя 8 (под воздействием импульса с выхода формирователя 3) в режим передачи данных с выхода постоянного запоминающего устройства 7 в косинусную часть блока накапливающих сумматоров 9.

По окончании интервала наблюдения T подача счетных импульсов на счетчик 14 прекращается, Счетчик при

5 этом имеет состояние P + 1, при этом в P + 1-й строке ПЗУ 7 записано число, равное нулю.

Таким образом, к концу интервала наблюдения (Т, Т ) в блоке накапливающих сумматоров 9 накапливается

2 М сумм: и

cos 2 (r к= н

sin 27!

К=f

Y сР

15 где N — количество нуль-пересечений; и — число тактовых импульсов

20 к моменту t „выпадения положительного к-го нуля;

f. — частота следования такто Ф вых импульсов, определяемая блоком 14 синхрониэа25 ции.

Этап обработки комплексных отсчетов спектра измеряемого сигнала заключается в следующем. Реальные У и мнимые Y части отсчета спектра измеряемого сигнала на частотах f =

=ldf возводятся в квадрат и суммируются в блоке 10 квадраторов, что позволяет получить набор M чисел, соответствующих отсчетам энергетического спектра реализации измеряемого сигнала на временном интерваzIe Tk.

Начинается этап обработки комплексных отсчетов спектра измерительного сигнала, накопленных в течение интервала Тн. Импульс с выхода блока синхронизации инициирует обработку комплексных чисел в блоке 10 возведения двух чисел в квадрат и сложения. Реальные и мнимые части отсчета спектра измерительного сигнала на частотах fp=F +ldf возво-!

1 дятся в квадрат и суммируются, что позволяет получить, набор М чисел, 50 соответствующих отсчетам энергетического спектра реализации измерительного сигнала на временном интервале

T k. Совокупность М указанных чисел поступает на объединенные входы блока

11 и интерполятора 12, В блоке I1 обнаружения выполняется выбор наибольшего из М чисел и фиксируется его номер в массиве, что позволяет грубо (с точностью до интервала d f между

1537761

В устройстве расчет спектра измерительного сигнала ведется в темпе поступления входных данных. Полное время измерения в данном устройстве примерно равно Т„, в то время, как для известных устройств минимум 2Т .

Цифровой измеритель частоты, содержащий квадратурный преобразователь и последовательно соединенные блок квадраторов, блок обнаружения и интерполятор, информационные вхо25

Составитель В.Новоселов

Техред Л.Олийнык Корректор Т.Малец

Редактор Н.Яцола

Заказ 3051 Тираж 559 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101 соседними отсчетами энергетического спектра) оценить частоту измерительного сигнала. Интерполятор 12 на основе информации, содержащейся в значениях интенсивности максимального и нескольких соседних отсчетов, энергетического спектра формирует точную оценку частоты. Сформированная оценка частоты сигнала (на i-м этапе из- 1О мерения} подается на выход измерителя .

Формула изобретения2О ды котор ого с оединены с выходами блока квадраторов, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, в него введены два формирователя нуль-пересечений, последовательно соединенные элемент

ИЛИ, блок ключей, постоянное запоминающее устройство, распределитель и блок накапливающих сумматоров, блок синхронизации и счетчик, при этом выходы блока накапливающих сумматоров соединены с входами блока квадраторов, выходы квадратурного преобразователя через формирователь нуль-пересечений соединены с входами элемента ИЛИ, выход одного из формирователей нуль-пересечений соединен с управляющим входом распределителя, тактовый выход блока синхронизации соединен с входом счетчика, выходы которого соединены с входами блока ключей, а установочный выход блока синхронизации соединен с соответствующими входами счетчика и блока накапливающих сумматоров.