Устройство для извлечения квадратного корня

 

Изобретение относится к вычислительной технике и может быть использовано для вычисления квадратного корня из числа. Цель достигается тем, что в устройство, содержащее генератор импульсов, элемент И-НЕ, входной регистр, первый счетчик импульсов, первый цифровой дискриминатор и второй счетчик импульсов, дополнительно введены элемент НЕ, элемент И, дешифратор, коммутатор, второй цифровой дискриминатор, третий счетчик импульсов, делитель на 10<SP POS="POST">2N</SP> в сочетании с выполненными определенным образом связями этих блоков. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1599855

А1 (51)5 (; Об Р 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСИОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

AO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 461 2565/24-24 (22) 05.12.88 (46) 15.10 ° 90. Бюл. Р 38 (72) Э.И.Дзюбак, Л.А.Ворисюк и С.У.Климович (53) 681.325(088.8) (56) Патент СИА 11 - 3551662, кл. 235-158, опублик. 1966.

Патент С!6А Р 3557348, кл. 235/150.3, опублик. 1969. (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и может быть испольИзобретение относится к вычислительной технике и может быть использовано для вычисления квадратного корня числа.

Цель изобретения — повышение точности вычисления.

На фиг. 1 представлена структурная схема. устройства; на фиг.2 — принципиальная схема формирователя пакетов из нечетного числа импульсов в качестве примера реализации, Устройство содержит генератор 1 импульсов, эле-. мент И-НЕ 2, элемент НЕ 3, делитель

4 на 10 ", первый счетчик 5 импульсов, входной регистр 6, первый цифровой дискриминатор 7, второй счетчик

8 импульсов, дешифратор 9, коммута .. тор 10, третий счетчик 11 импульсов, элемент И 12, второй цифровой дискриминатор 13, вход 14 запуска устройства.

Устройство работает следующим образом.

2 зовано для вычисления квадратного корня из числа. Цель изобретения— повышение точности вычисления значения корня из числа. Цель достигается тем, что в устройство, содержащее генератор импульсов, элемент И-НЕ входной регистр, первый счетчик импульсов, первый цифровой дискриминатор и второй счетчик импульсов, дополнительно введены элемент НЕ, элемент И, дешифратор, коммутатор, второй цифровой дискриминатор, третий йи. счетчик импульсов, делитель на 10 в сочетании с выполненныьп» определенным образом связями этих блоков. 2 нл.

Исходное число, из которого необходимо извлечь квадратный корень, записывается в регситр б. Импульс по входу l4 запуска устройства устанавливает счетчики 5, 11 в исходное со- . стояние, Первый импульс с выхода генератора 1 через элемент И-НЕ Z проходит на входы элемента НЕ 3, делите.- цр ля 4 и счетчика 8. При этом потенциал с первого нечетного выхода дешифратора 9 поступает на первый вход коммутатора 10. Потенциал с выхода коммутатора 10 подготавливает по одному входу элемент И 12. По заднему

Фронту входного импульса импульс с выхода элемента И 12 поступает на вход счетчика 11 и на вход установки в нуль Ь счетчика 8. Вследствие записи импульса в счетчик 11 второй вход коммутатора 1О, связанный с вторым нечетным выходом дешифратора 9, подключен к его выходу. Три следующие импульса, составляющих пакет, с выхода генерато-.

3 1599855 4

: ра 1 проходят через элемент И-НЕ 2.

По заднему фронту последний, импульс из этого пакета импульсов с выхода эле- ° мента И 12 устанавливает счетчик 8 в исходное состояние, а в счетчик 11 посту5 пает второй импульс. Теперь третий вход. коммутатора 10, связанный с третьим нечетным выходом дешифратора

9; подключен к выходу. Так продолжается до тех пор, пока не выделится пакет из (2 — 1) нечетного числа импульсов, после которого первый вход коммутатора 10 опять подключится к его выходу. формирование следующего пакета из (2 + 1) нечетного числа импульсов происходит следующим образом.

После формирования пакета из (2 -1) нечетного числа импульсов с

Г р-го выхода счетчика 11 на первый вход дискриминатора 13 поступает единичный потенциал, нарушающий равенство чисел на входах дискриминатора 13 после установки счетчика 8 в исходное состояние ° При этом с выхода дискриминатора 13 на управляющий вход дешифратора 9 поступает запрещающий потенциап. Равновесие восстановит

2 -й импульс иэ очередного. пакета нечетного числа импульсов. Затем (2 + 1)-й импульс с первого нечет- . ного выхода дешифратора 9 поступит на первый вход коммутатора 10. Таким образом цифровой дискриминатор 13 осуществляет запрет работы дешифратора 9 на кратное число 2 число юз«пульсns.при формировании пакетов из нечетного числа импульсов. 1(оличество знаков после запятой в эна40 чении квадратного корня из числа апределяется числом и, устанавливаемым в делителе 4. При n=O на вход счетчика 5 поступает число импульсов, равное числу, записанному в регистр

6, В момент сравнения потенциал с выхода дискриминатора .7 поступает на второй вход элемента И-НЕ 2 и saпрещает поступление импульсов от генератора 1 в соответствующие блоки.

При этом в счетчике 11 записан результат извлечения квадратного корня из числа,(целое значение) . Если

n=-1, то до сравнения чисел в дискриминаторе 7 с выхода элемента И-НЕ 2 на входы формирователя последователь" ности нечетных чисел пройдет в 100 раз большее число импульсов,чем значение исходного числа, записанного в регистр б, При этом результат вью числения квадратного корня содержит дополнительно один знак после запятой.

Пример реализации (фиг.2) приве" ден для более полного понимания работы .формирователя пакетов из нечетного числа импульсов. В качестве дешифратора 9 использована микросхема

155ИДЗ, в качестве коммутатора 10—

155КП7. Счетчики 8-11импульсов построены на микросхемах 155ИН5, цифровой дискриминатор 13 — на микросхемах

155ЛП5 и 155ЛЛ1. Схема готова к работе после подачи импульса на вход установки в нуль. выходного счетчика 11.

Первый входной импульс записывается в первый счетчик 8. Нулевой потенциал с первого нечетного выхода 01 дешифратора 9 поступает на вход 00 коммутатора 10, на выходе коммутатора

10 устанзвливается единичный потенциал. По заднему фронту входного импульса импульс с выхода элемента

И 12 устанявливает счетчик 8 в исходное состояние, а в выходной счетчик

11 записан один импульс (корень квадратный из единицы). Это приводит к тому, что вход П1 коммутатора 10, связанный с вторым нечетным выходом дешифратора 9, подключается к выходу коммутатора 10. Теперь только после трех следующих входных импульсов произойдет запись второго импульса в счетчик 11 и сброс счетчика 8. Так продолжается до вселения пакета из

15 импульсов. После формирования па кета из 15 импульсов в выходной счет-чик 11 записывается 8 импульсов и нарушается равенство потенциалов на входах дискриминатора 13. Запрещающий потенциал с выхода дискриминатора 13 поступает на управляющий вход дешифратора 9 и останавливает его работу (на всех выходах — единичный потенциал независимо от состояния адресных входов) до восстановления равенства чисел на входах цифрового дискриминатора 13. Равенство имеет место после поступления на вход счетчика 8-16 импульсов. При этом разрешается работа дешифратора 9, и 17-й импульс пройдет на вход счетчика 11 (результата). Таким образом, с помощью дискриминатора 13 осуществляется запрет. работы дешифратора 9 на требуемое число импульсов, кратное16.

Поскольку в приведенном примере выходной счетчик 11 содержит семь

5 159 разрядов, то максимальное число импульсов на входе схемы может быть

t4 до 2

Формула изобретения

Устройство для извлечения квадратного корня, содержащее генератор импульсов, элемент И-КЕ, первый вход которого соединен с выходом генера- тора импульсов, входной регистр, первый счетчик импульсов и первый цифровой дискриминатор, входы первой группы которого соединены с выходами входного регистра, входы второй группы — с разрядными выходами первого счетчика импульсов, а выход подключен к второму входу элемента H-HE, второй счетчик .импульсов, счетный вход которого соединен с выходом элемента

И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения точности дискриминатор, дешифратор, третий счетчик импульсов, коммутатор и делитель на 30 (где и-- число знаков после занятой в значении корня), вход которого объединен с входом элемента

НЕ и соединен с выходом элемента

9855 6

И-НЕ, а выход подключен к входу первого счетчика импульсов, выход эле" мента НЕ соединен с первым входом элемента И второй вход которого под5

Ф ключен к выходу коммутатора, я выход — к- сче-ному входу третьего счетчика импульсов и входу установки в

"0" второго счетчика импульсов, р выходов младших разрядов которого (где р — нечетное число импульсов в пакете) соединены с адресными входами дешифратора, выходы нечетных разряpîâ которого объединены с управляют щими входами коммутатора, информационные входы которого подключены к р-1 выходам младших разрядов третьего счетчика импульсов, выходы старших разрядов которого соединены с

20 входами первой группы второго цифрового дискриминатора, входы второй группы которого подключены к выходам старших разрядов второго счетчика импульсов, а выход - к управляющему

25 входу дешифратора, входы установки в "A" первого и второго счетчиков импульсов объединены и соединены с входом запуска устроиства.

1599855

ФЬг. 2

Составитель Э.Дзюбак

Техред M.Äèäûê Корректор О. Пипле

Редактор А.Маковская

Заказ 3144 Тираж 564 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ CCCP

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101