Патент ссср 163812

 

О П И С Л Н И Е И3812

ИЗОБРЕТЕННАЯ

Союз Советских

Социалистических

Республик

I;": 42гп, 14,,, Заявлено 15.1 .".1963 (¹ 830850, 26-24!." 11К 6 06i (осударствеиный комитет по делам изобретений и откРытий СССР

Опубликовано 22Л 11.1964 г. Бюллетень X" 13. 1атя опубликования описания 18.4 III.! 964

Аьтор изобретения

В. И. Манаенков

СПОСОБ ОДНОВРЕМЕННОГО СУММИРОВАНИЯ НЕСКОЛЬКИХ

ДВОИЧНЫХ ЧИСЕЛ

Предмет изобретения

Подписная группа 145

Известны способы одновременного суммирования нескольких двоичных чисел, поступающих последовательно, начиная с младших разрядов.

Предложенный способ отличается от известных тем, что образуют код суммы цифр i-ro разряда, суммируют с кодом состояния для этого разряда и младший разряд суммы переписывают в 2-ый разряд результата, а остальные разряды суммы служат кодом состояния для i + 1 разрядов.

Этим обеспечивается одновременность суммирования всех цифр каждого разряда, что приводит к повышению быстродействия и сокращению аппаратуры.

Предложенный способ состоит в следующем.

Кодируют сумму цифр младшего разряда всех чисел в двоичный код. Цифра младшего разряда кода является цифрой первого разряда суммы всех чисел.

Остальные разряды образуют код состояния для второго разряда суммируемых чисел. В следующем такте суммируют код состояния для второго разряда с двоичным кодом суммы цифр второго разряда всех чисел, который определяется так >ке, как и для первого разряда, кодированием всех цифр второго разряда чисел. Цифра младшего разряда полученного результата является цифрой второго разряда кода суммы всех чисел, а остальные разряды представляют собой код состояния для третьего разряда суммируемых чисел, Описанный процесс продолжается до тех пор пока не будут найдены все цифры последовательного кода суммы и чисел.

Можно считать, что код состояния для первого разряда равен нулю. Тогда процесс определения цифры i-го разряда кода суммы 22 чисел сводится к кодированию цифр i-го раз10 ряда всех чисел в двоичный код их суммы и суммированию полученного кода с кодом состояния для 2-го разряда. Первый (младший) разряд полученного результата является цифрой i-ro разряда кода суммы и чисел. Осталь15 ные, старшие; разряды представляк т собой код состояния для 2+1-го разряда.

20 Способ одновременного суммирования нескольких двоичных чисел, поступающих последовательно, начиная с х|ладших разрядов, о тл и ч а ю шийся тем, что, с целью повышения быстродействия н одноьремеииого суммирова25 ния всех цифр каждого разряда, образуют код суммы цифр i-го разряда и суммируют его с кодом состоя1шя для этого разряда, младший разряд суммы нереписыьают в i-ый разряд результата, а остальные разряды суммы служат

30 кодох1 cocTQH FIH51,1,!F1 2 —, - 1 р «вряд<1.

Патент ссср 163812 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх