Устройство для дифференциально-фазной защиты электроустановки

 

Изобретение относится к релейной защите и может быть использовано для защиты генераторов, синхронных компенсаторов, высоковольтных реакторов, высоковольтных электродвигателей, ошиновок и сборных шин. Цель изобретения - повышение устойчивости функционирования. Устройство имеет пофазное исполнение, каждая фаза выполнена в виде одного блока. В устройстве используется сочетание дифференциального, дифференциально-фазного принципов действия и принципа торможения. При этом производится управление тормозным сигналом по качественным признакам переходного процесса. За признак внутреннего КЗ принято совпадение по времени сигнала максимального тока плеча, превосходящего по величине сигнал максимального тока нормального режима защищаемого объекта, и производной модуля дифференциального тока в течении первых 4 мс переходного процесса. Признаками внешнего КЗ в поврежденной фазе являются удвоение напряжения на блоке сравнения, меньшая длительность времени нарастания модуля дифференциального тока по сравнению с длительностью его уменьшения, отсутствие производной дифференциального тока в течение первых 5 мс внешнего КЗ. Признаком внешнего КЗ в неповрежденной фазе является совпадение по времени тока плеча и производной модуля дифференциального тока после фиксации внешнего КЗ в поврежденной фазе. При внешнем КЗ в устройстве предусмотрена передача информации о внешнем КЗ из поврежденной фазы в неповрежденные. Таким образом, осуществляется отстройка от любых внешних КЗ, обеспечивающая гарантированное быстродействие при внезапных внутренних КЗ. Время идентификации режимов не превышает 4-5 мс. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН (51) 5 Н 02 Н 3/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

f10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ CCQP (21) 4428440/24-07 (22) 23 ° 05.88 (46) 23. 10.90. Бюл. И - 39 (71) Новосибирский электротехничес. кий институт (72) Л.В.Багинский и А,Н.Макеев (53) 621.316.925 (088.8) (56) Авторское свидетельство СССР

У 1156184, кл. H 02 H 3/28, 1985, (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИАЛЬНОФАЗНОЙ ЗАЩИТЫ ЭЛЕКТРОУСТАНОВКИ (57) Изобретение относится к релейной защите и может быть использовано для защиты генераторов, синхронных компенсаторов, высоковольтных реакторов, высоковольтных электродвигателей, ошиновок и сборных шин.

Цель изобретения — повышение устойчивости функционирования. Устройство имеет пофаэное исполнение, .каждая фаза выполнена в виде одного блока.

В устройстве используется сочетание дифференциального, дифференциальнофаэного принципов действия и принципа торможения. При этом производится управление тормозным сигналом по .качественным признакам переходного процесса. За признак внутреннего КЗ принято совпадение по времени сигнаИзобретение относится к релейной .защите и может быть использовано для защиты генераторов, синхронных компенсаторов, ошиновок, высоковольтных электродвигателей и сборных шин станций и подстанций.

Целью изобретения является повышение надежности функционирования устÄÄSUÄÄ 1601684 A 1

2 ла максимального тока плеча, превосходящего по величине сигнал максимального тока нормального режима защищаемого объекта, и производной модуля дифференциального тока в течение первых 4 мс переходного процесса.

Признаками внешнего КЗ в поврежденной фазе являются удвоение напряжения на блоке сравнения, меньшая длительность времени нарастания модуля дифференциального тока по сравнению с длительностью его уменьшения, отсутствие производной дифференциального тока в течение первых 5 мс внешнего КЗ..Признаком внешнего КЗ в неповрежденной фазе является совпадение по времени тока плеча и производной модуля дифференциального тока после фиксации внешнего К3 в поврежденной фазе. При внешнем К3 в устройстве предусмотрена передача информации о внешнем К3 из поврежденной фазы в неповрежденные. Таким образом осуществляется отстройка от любых внешних К3, обеспечивающая гарантированное быстродействие при внезапных внутренних К3. Время идентификации режимов не превышает 4-5 мс.

4 ил. ройства путем улучшения отстройки. от переходных режимов.

На фиг. 1 изображена структурная схема устройства для дифференциальноI фазной защиты электро;становки; на фиг. 2 — эпюрыы, поясняющие работу устройства при внутренних КЗ, сопровождающихся сквозными токами нагруз1601684 ки (СТН), на фиг. 3 — эпюры, поясняющие работу устройства при внешнем .КЗ, сопровождающегося глубоким насыщением ТТ одного плеча защиты на фиг. 4 - эпюры внешнего двухфазного

К3 ВС, сопровождающегося насыщением

ТТ поврежденных фаз и ТТ неповрежденной фазы А.

Устройство (фиг.1) содержит датчики 1 тока, к вторичным обмоткам которых подключен блок 2 преобразования входных величии, блок 3 сравнеНИЯ BbIIIOJIHBHHbM В ВИДЕ ДВУХ IIOCJIB» довательно соединенных стабилитронов, 15 зашунтированных двумя последовательно включенными резисторами, причем катод первого стабилитрона соединен с катодами, а анод второго стабилитрона - с анодами диодов блока 2 преобразования входных величин, между общей точкой стабилитронов и общей точкой вторичных обмоток датчиков тока включена первичная обмотка разделительного трансформатора 4, к вторичной обмотке которого подключен выпрямительный мост 5, к вы-, ходу которого подключены вход блока

6 дифференцирования и вход пускового блока 7, выход последнего соединен с первым входом элемента И 8, катод первого стабилитрона и анод,.второго стабилитрона блока 3 сравнения подключены к входам блока 9 управления временем блокировки, выход которого подключен к управляющему входу фазно35 го блока 109 включенного между общими точками стабилитронав и резисторов блока 3 сравнения, выход фазного блока 10 подключен к второму вхо40 ду элемента И 8, выход которого является выходом устройства.

К выходу блока 6 дифференцирования подключен вход формирователя 12, сигнала производной и первый вход блока 11 управления„ второй и третий вход которого соединен с первым и вторым входом блока 9 управления временем блокировки, управляющий вход формирователя 12 сигнала производной подключен к четвертому входу блока 11 управления, к которому черед диод в обратном направл" íèè подключены тоже первый выход формирова55 теля управляющих сигналов и третий вход фазного блока, четвертый вход которого подключен к второму выходу формирователя 13 управляющих сигналов и выходу формирователя 12 сигнала производной.

Вход формирователя 13 управляющих сигналов подключен к выходу блока 11 управления, который предназначен для подключения к блоку защиты. соседних фаз, при этом блок 11 управления состоит из первого компаратора

14, последовательно соединенных элементов 15 памяти и первого транзисторного ключа 16, вход которого является четвертым входом блока 11 управления, третий вход блока управления является входом ннвертора 17, выход которого подключен к вторсму входу амплитудного детектора 18, первый вход которого. является вторым входом блока 11 управления, а выход подключен к входу первого компаратора 14.

Вход второго транзисторного ключа

19 является выходом блока 11 управления, при этом выход первого компаратора 14 подключен через третий транзисторный ключ 20 к первому входу элемента И-НЕ 21 и через элемент

22 задержки — к первому входу расширителя 23 импульсов, второй вход которого подключен к выходу элемента

И-НЕ 21 и входу элемента 15 памяти, выход расширителя 23 импульсов подключен к управляющему входу второго транзисторного ключа, к входу которого подключен первый выход резистора

R и третий вход элемента И-НЕ 21, второй вход которого подключен к выходу второго компаратора 24, вход которого является. первым входом блока 11 управления, причем второй выход резистора R соединен с плюсовым выводом источника питания °

Блок 2 преобразования входных величин выполнен в виде многоплечевого диодного полумоста.

Блок 3 сравнения выполнен на двух стабилитронах и двух резисторах.

Пусковой блок 7 выполнен в виде компаратора с использованием интегральной микросхемы. Блок 6 дифференцирования выполнен в виде реального дифференцирующего звена.

Фазный блок 10 представляет собой реле времени миллисекундного диапазона и содержит последовательно включенные выпрямитель, первый комйаратор, времязадающую RC-цепь и второй компаратор, Причем входы выпрями1 теля являются первым и вторым входами фазного блока 10.Выпрямитель может быть

1684 6

4(4l

5С

5 1еп выполнен в виде. диодного моста. Вход выпрямителя соединен с входом первого компаратора, управляющий вход которого подключен к делителю напряжения, выполненного на двух резисторах, включенных между источником питания и общей точкой, причем управляющий вход первого компаратора является четвертым входом фазного блока

10. Выход первого компаратора соединен с времязадающей RC-цепью, выход которой соединен с входом второго компаратора, выход последнего является выходом фазного блока 10. Управляющий вход второго компаратора является третьим входом фазного блока 10 и подключен к делителю напряжения, выполненного на двух резисторах, включенных между источником питания и общей точкой.

Блок 9 управления временем блокировки выполнен в виде блока нелинейности с использованием операционных усилителей и ячейки памяти, выполненной на RC-цепи и эмиттерном повторителе.

Формирователь 12 сигнала производной выполнен на компараторе, инвертирующий вход которого является входом блока и двух развязывающих диощх. Неинвертирующий вход компаратора подключен к делителю напряжения, выполненному на двух резисторах, меж-. ду общей точкой и источником питания.

Формирователь 13 управляющих сигналов выполнен на инверторе, двух резисторах и двух диодах. Вход инвертора является входом формирователя

13 управляющих сигналов, катоды диодов — выходами.

Инвертор 17 блока 11 управления выполнен на операционном усилителе с коэффициентом усиления, равным единице, причем инвертирующий вход является входом инвертора 17, а неинвертирующий вход подключен к общей точке, Амплитудный детектор выполнен на двух диодах и резисторе. Компараторы 14 и 24 выполнены на операционных усилителях, включенных по схеме компараторов. Третий токовый ключ 20 выполнен на транзисторе и-р-п-типа и реального интегрирующего звена.

Блок 22 задержки выполнен в виде реального интегрирующего звена. Элемент И-НЕ 21 выполнен на соответствующей микросхеме ТТЛ.

Элемент 15 памяти и расширитель

23 импульсов выполнены с использованием элементом И-НЕ с RC-цепями.

Второй транзисторный ключ 19 и перный транзисторный ключ 16 выполнен на транзисторах п-р-п-типа.

Устройство работает следующим образом.

Токи от трансформаторов тока плеч защиты поступают на первичные обмотки трансформатора тока. Сигналы с вторичных обмоток трансформаторов тока разделяются по знаку полупериода с помощью блока 2 преобразования нходных величин и поступает на вход блока 3 сравнения. При внутреннем КЗ и совпадающих по фазе токах плечи блока 3 сравнения попеременно обтекаются токами положительной и отрицательной полярности и напряжения на плечах образует входные сигналы фазного блока 10. При внешних

КЗ полуволны тока существуют одновременно в обоих плечах блока 3 сраннения. Если токи соизмеримы, то на фазный блок 10 поступает разность напряжений блока 3 сравнения, пропорциональная дифференциальному току.

При больших токах внешнего КЗ напряжения на плечах блока 3 сравнения стабилизируется и на входе фазного блока 10 образуется сигнал, равный разности длительности полуволн токов, существующих на плечах блока

3 сравнения. Таким образом, схема начинает действовать как дифференциально-фаэная.

Чтобы обеспечить надежное срабатывание защиты в первом периоде переходного процесса, в том числе и при сдвинутых по фазе токах, необходимо иметь время блокировки фазного блока 10, равное 3 мс ° Однако такое время не обеспечивает селективной работы защиты при внешних КЗ со значительным содержанием аперчодической слагающей (фиг.3). Характер осциллограмм переходного тока небаланса id (фиг.3) таков, что время

его нарастания от нуля или минимума до максимума t< всегда меньше, чем от максимума до нуля или минимума

t<. При внутренних КЗ и насыщение

ТТ (фиг.2) t < ) t . В связи с этим в устройстве использовано ограничение длительности входного сигнала фаэного блока 10 максимумом дифференциального тока в режиме внешнего КЗ.

1601684

Однако ограничение длительности входного сигнала фазного блока 10 приводит к снижению чувствительности saщиты при внутренних КЗ, особенно со сдвинутыми IIo фазе токами и при внутренних КЗ с вытекающими токами нагрузки, когда ввиду ограничения длительности входного сигнала фазный блок 10 искусственно укорачивает nof0 лезный сигнал. Для предотвращения снижения чувствительности предусмотрено управление ограничением длительности входного сигнала фазного блока 10 по качественным признакам пе реходных процессов так, что это ограничение имеет место только при внешних КЗ.

В качестве признака внутреннего

КЗ используется то, что в этом режи ме одновременно возникают токи плеч (ток плеча) защиты и дифференциальный ток ig, При внешнем КЗ дифференциальный ток, появляется только после насыщения ТТ, в результате имеет место

его существенное отставание от,.токов плеч.

Для этого датчики 1 тока формируют, сигнал, пропорциональный дифферен- 30 циальному току защиты, который трансформируется разделительным трансформатором 4, выпрямляется выпрямителем

5 и поступает на вход блока 6 дифференцирования. Получаемая на выходе

35 блока 6 дифференцирования производная модуля дифференциального тока

i (подается на вход второго компаратора 24 блока 11 управления, на выходе которого появляется логический сигнал U6 — "1" в том случае., если производная положительная и ее значение превышает уставку, Уставка второго компаратора 24 выбирается так, что он не срабатывает при дифферен 45 циальных токах, обусловленных установившимися токами небаланса, возможными в рабочем режиме зашищаемого объекта. Таким образом, с выхода второго компаратора 24 на третий вход элемента И-НЕ 21 выдается сигнал логической "1" во всех случаях, когда производная модуля дифференциального ,тока положительна и достаточно велика (фиг.2), Кроме того, инвертор 17 формирует на своем выходе положительное напря жение, равное падению напржкения на

R2 БС, которое подается на второй вход амплитУдного детектоРа 18 На первый вход амплитудного детектора

18 подается напряжение с R1 БС. Большая из поступивших величин с выхода амплитудного детектора 18 — U3 подается на вход, первого компаратора 14 импульсов блока 11 управления, Первый компаратор 14 формирует на своем выходе логический сигнал U4 — "1" в том случае, если напряжение, хотя бы на одном плече блока 3 сравнения, превышает значение, соответствующее току защищаемого объекта в максимальном рабочем режиме. При появлении логического сигнала U4 на выходе первого компаратора 14 он попадает на второй вход элемента И-НЕ 21 и вход транзисторного ключа 20. Через 4 мб с момен-,а появления входного импульса транзисторный ключ 20 срабатывает и ограничивает длительность выходного сигнала первого компаратора 14 четырьмя миллисекундами до конца переходного процесса, Таким образом, логический уровень

ET 11

1 подается на второй вход элемент а И-НЕ 2 i только в течение 4 м с в начале первого периода переходного процесса U 5 . На первом входе элемент а И- Н Е 2 1 в исходном состоянии устан о влен логический уровень " 1 " — U 7 .

Поскольку эл еме нт И-HE 2 1 реализует логическую опер ацию И, импульс н а е г о выходе появляется только и ри одновременном появлении тока плеча и дифференциального тока, ч то соотв ет с твуе т внутреннему K3 . При внеши ем К3 дифференциальный ток в оз никае т только после насыщения ТТ защиты, ч т о никогда н е бывает ранее 4 мс после начала переходного процесса .

Поэтому при внешнем К3 н а выходе элемента И вЂ” НЕ 2 1 логический уровень " 0" н е появляется .

Таким образом, при внутреннем КЗ н а выходе эл емен та И-HE 2 1 выр аб атыв ае т ся импульс U 7 который поступает на вход элемента 1 5 памяти, Длит ельность запоминания входного импульса выбирается такой, чтобы з а время запоминания защита надежно срабатывала при внутреннем КЗ . С выхода элемента 1 5 памяти импульс требуемой длительности U 1 3 поступает н а управ-. ляющий вход первого транзисторного ключа 1 6, который шун тир ует выходной импульс U2 блока 9 управления времен ем блокировки, выходной импульс

1601684

9

U11 формирователя 12 сигнала производной и первый выход формирователя

13 управляющих сигналов. Таким образом исключается ограничение входного сигнала фазного блока 10 и форсиров5 ка его угла блокировки при внутреннем КЗ со сдвинутыми по фазе токами плеч и внутреннем КЗ, сопровождающихся вытекающими токами нагрузки.

При внешних КЗ (фиг.3) на выходе элемента И-НЕ 21.. уровень "0" — U7 не появляется. На выходе элемента 15 памяти сохраняется логический уровень "0", а на втором входе расширителя 23 импульсов сохраняется логический уровень "1" — U7 Сигнал с .выхода первого компаратора 14 подается также на вход блока 22 задержки, который устанавливает на выходе логический уровень "1" - U8 через

5 мс с момента возникновения КЗ.

Этот сигнал подается на вход расширителя 23 импульсов, на выходе которого устанавливается логический уровень 25

"1" — U9 только в том случае, если к моменту поступления на вход сигнала о возникновении сверхтока (задержанного на 5 мс) на его управляющем входе сохраняется сигнал о6 отсутствии внутреннего КЗ вЂ” 07. Таким образом, на выходе расширителя 23 импульсов появляется сигнал, информирующий о возникновении внешнего

КЗ, расширенный приблизительно на

60 мс. Этот сигнал поступает на вход

35 второго транзисторного ключа 19, коллектор которого соединен через резистор R с источником питания и является выходом блока 11 управления, предназначенного для подключения к блокам защиты соседних фаэ.

К блоку 3 сравнения подключен блок 9 управления временем блокировки. Входной сигнал этого блока имеет максимальное значение при внешних

КЗ,.поскольку на него поступает сумма напряжений плеч блока 3 сравнения — Ul а при внешних КЗ полуволны напряжений на плечах блока 3 сравнения совладают по времени. При внутренних КЗ полуволны напряжений на плечах блока 3 сравнения не совпадают по времени ипи же уровень одного иэ них ниже напряжения стабилизации стабилитронов блока 3 сравнения

0 5 UÄ,. Поэтому напряжение с блока

3 сравнения используется для выработ.— ки тормозного сигнала, формирующего характеристику срабатывания устройства. Блок 9 управления временем блокировки выполнен в виде блока нелинейности с одним изломом характеристики. При значениях входного напряжения, соответствующих нормальному режиму работы защищаемого объекта, выходной сигнал остается постоянным и сравнительно низким по величине, обеспечивая начальные параметры срабатывания,защиты, При увеличении сквозного тока через защищаемый объект до уровня, превьппающего токи рабочих режимов, выходное напряжение блока 9 управления временем блокировки возрастает (02) и обеспечивает необходимое увеличение параметров срабатывания защиты. Это напряжение вырабатывается блоком нелинейности и запоминается ячейкой памяти блока 9 управления временем блокировки. Необходимость запоминания сигнала в данной цепи обусловлена тем, что при внешнем КЗ высокий уровень напряжения на блоке

3 сравнения имеет место, пока ни один из ТТ не насыщен, а после насьпцения одного .из ТТ это напряжение уменьшается, но одновременно с этим резко увеличивается ложньп сигнал на входах пускового 7 и фазного 10 (U16) блоков.

Запоминание позволяет об"спечнть необходимую величину угла блокировки фазного блока 1О, обеспечивающего отстройку от таких режимов. С выхода ячейки памяти блока 9 управления угла блокировки сигнал подается на управляющий (третий) вход фаэного блока 10 увеличивая его угол блоки) ровки до 7,5-8,0 мс (Un5) . Пусковой блок 7 в. этих условиях срабатывает ложно, однако это не приводит к излишнему срабатыванию устройства, так как фазный блок 10 надежно отстроен от таких режимов (U17), на входе элемента И 8 совпадения сигналов не происходит (U19). Кроме того, для ограничения входного сигнала фазного блока 10 при внешних К3 к выходу блока 6 дифференцирования подключен формирователь 12 сигнала производной, который срабатывает при отрицательном знаке производной модуля дифференциального тока (U12).

Сигнал о срабатывании формирователя 12 сигнала производной подается

На четвертый вход фазного блока 10, 1601684

11 а увеличивая порог срабатывания первого компаратора фазного блока 10 (U„4) так, что он.возвращается в исходное состояние при любом возмож5 ном сигнале на его выходе, Это позволяет вернуть первый компаратор фазного блока 10 (015) в исходное состояние и осуществить ограничение длительности входного сигнала времязадающей цепи фазного блока 10 (U16).

При внутренних КЗ блок 11 управления шунтирует выход формирователя

12 сигнала производной и исключает выдачу сигнала от формирователя 12 на четвертый вход фазного блока 10.

В результате этого длительность входного сигнала, поступающего на времязадающую цепь, не ограничивается, что обеспечивает повышение чувствительности защиты к внутренним КЗ.

Использование выхода блока 11 ( управления необходимо для исключения ложных срабатываний защиты при внешних несимметричных КЗ (фиг.4). В этих режимах, как показывают расчеты на ЭВМ, ввиду насьпцения ТТ неповрежденной фазы (фаз) на входе устройства появляются сигналы ><, характер- 30 ные для внутренних КЗ. Причем следует различать два принципиально отличных случая насыщения ТТ неповрежденной фазы (фаз). В первом случае возникает глубокое насьпцение ТТ неповрежденной фазы, характерное для несимметричных КЗ с участием земли, и сильно нагруженных ТТ. Отличительной особенностью такого режима является большая амплитуда тока не- 40 баланса в неповрежденной фазе (мо- жет составить половину тока плеча поврежденной фазы), но малая длительность нарастания тока небаланса до максимума (не более 4 мс). Во вто- 45 ром случае возникает неглубокое насьпцение ТТ неповрежденной фазы (фаз), характерное для двухфазного КЗ и слабо нагруженных ТТ, когда в поврежденных фазах протекает переходный процесс второго рода (фиг.4). При этом насьпценный ТТ неповрежденной фазы работает на характеристике намагничивания сразу за ее перегибом. Ток небаланса при этом характеризуется однополярностью, малой амплитудой (до 0,5 Т ) и большой длительностью нарастания тока небаланса до максимума (более 8 + 17 мс), Для исключения ложных срабатываний в этих режимах выходы блоков 11 управления всех трех Aas реле объединяются, что обеспечивает передачу информации о внешнем КЗ из повреж- денной фазы .(фаз) в неповрежденные.

В нормальном режиме на выходах блоков 11 управления. установлен логический уровень "1" (U10), поскольку во всех фазах закрыты вторые транзисторные ключи 19 блока 11 управления, а выходы через резисторы

К подключены к источнику питания.

При внешних КЗ через 5 мс после возникновения тока на выходе блока

22 задержки появляется логический уровень "1" (08, В) ° Этот сигнал удлиняется во времени расширителем

26 импульсов (П9, В), поступает на управляющий вход второго транзисторного ключа 19, который открывается и устанавливается на выходе блока

11 управления логический уровень

"0" (U10), который передается на первый вход элемента И-НЕ 21 данной фазы и запрещает егo работу. Одновременно логический уровень "0" пере.

/ дается также и на все остальные фазы. Поступив в неповрежденную фазу, этот сигнал запрещает работу элемента И-НЕ 21 (U7 А), исключая ложную работу блока 11 управления, а также поступает на вход формирователя 13 управляющих сигналов, Этот формирователь вырабатывает сигнал (U11, A), достаточные для исключения срабатывания фазного блока 10 от входного сигнала, свойственногo рассматриваемому режиму. При этом сигнал, поступающий с первого выхода формирователя 13 управляющих сигналов подается на третий вход фазного блока 10, поделенный образовавшимся делителем напряжения, состоящим из резисторов формирователя 13 управляющих сигналов и фазного блока 10.

Делитель выбирается так, что угол блокировки фаэного блока 10 увеличивается до 4-4,5 мс. С второго выхода формирователя 13 сигнал, поделенный между резисторами формирователя 13 управляющих сигналов и первого компаратора фазнoro блока 10, поступает на четвертый вход фазного блока 10.

Делитель напряжения выбирается так, что порог срабатывания фазного блока

10 увеличивается до 0,4-0,5 Iq(U<4), что необходимо для селективной рабо13

14

1601684 ты защит генераторов синхронных компенсаторов и высоковольтных двигателей. Деление управляющих сигналов позволяет отстроиться от ложных сигналов на входе устройства при несим5 метричных внешних К3 в неповрежденной фазе (фазах), но в то же время сохраняет возможность срабатывания защиты при переходе внешнего К3 во внутреннее с участием этой фазы (фаз) .

При появлении тока небаланса в неповрежденной фазе работает также и формирователь 12 сигнала производной (012), укорачивая ложный сигнал на входе устройства (U15). Таким образом, одновременное .ограничение длительности входного сигнала фаэного блока 10 максимумом дифференциального тока, увеличения порога сра.батывания и угла блокировки надежно ! предотвращает срабатывание устроист ва при несимметричных внешних К3.

Если происходит внезапное внутреннее К3, то блок 11 управления поврежденной фазы устанавливает, что КЗ внутреннее, сразу после возникновения тока запрещает выдачу тормозного сигнала и исключает ограничение длительности входного сигнала фазного блока 10

Таким образом, при возникновении внутреннего КЗ устройство защиты в поврежденной фазе (фазах) работает следующим образом (фиг.2). Выпрям-! ленный дифференциальный сигнал поступает на пусковой блок 7 и вызывает его срабатывание (018). Одновременно сигнал с выхода блока 3 сравнения поступает в фазный блок 10, запуская

40 в нем электронное реле времени (U16).

Практически одновременно на второй или третий входы блока 11 управления поступает сигнал с блока сравнения

3 (U3) и на первый вход с блока

3f дифференцирования сигнал /Ы/, достаточные для срабатывания соответствующих компараторов (24 и 14). Получив эти сигналы, блок 11 управления фиксирует, что КЗ внутреннее (U7 50

Ui3) запрещая торможения фазного блока 10 (U2 U11), а также исключая ограничение длительности его входного сигнала (U12). При этом фазный блок 19 срабатывает с минимальной . 55 уставкой по времени и току Un5 и выдает сигнал на вход логического элемента И 8, на втором входе которого уже присутствует сигнал от пускового блока 7 — UIS. В результате с выхода логического элемента И 8 выдается сигнал на отключение защищаемого обьекта (U19).

При внешнем КЗ (фиг.3) до насыщения ТТ дифференциальный ток отсутст" вует. Поэтому блок ff управления в начале переходного процесса получает сигнал только с. второго или третьего входов U3, который запускает первый компаратор 14, выходной импульс которого U4 запускает третий трансформаторный ключ 20 (U5) блок задержки 22 .(US) . Одновременно с этим формируется сумма напряжений плеч блока 3 сравнения — U1 которая подается на вход блока 9 управления временем блокировки. В результате этого на его выходе формируется сигнал U2, передаваемый на фазный блок 10. Поскольку за время идентификации режима на первый вход сигнал не поступает U6 (в течение 4 мс с момента K3), блок 1.1.управления устанавливает, что КЗ является внешним — U7. В результате этого он разрешает торможеI ние (U2), сохраняет ограничение длительности входного сигнала фазного блока 10 (U12) и выдает информацию соседним фазам, что КЗ является внешним (U10). В связи с этим до насыщения ТТ и появления токов небаланса на фазный блок 10 выдаются все необходимые сигналы, обеспечивающие

его высокую отстроенность от переходных режимов внешних КЗ (UI U12, U2) .

Таким образом, устройство обеспечивает высокую устойчивость функционирования защиты, т.е. позволяет надежно отстроиться от внешних КЗ.

Формула и з обретения

Устройство для дифференциальнофазной защиты электроустановки, содержащее датчики тока, к вторичным обмоткам которых подключен блок греобразования входных величин, блок сравнения, выполненный в виде двух последовательно соединенных стабилитронов, эашунтированных двумя последовательно включенными резисторами, причем катод первого стабилитрона соединен с катодами, а анод второго стабилитрона — с анодами диодов бло)6

1601684

15 кв преобразования входных величин, между общей точкой стабилитронов и общей точкой вторичных обмоток датчиков тока включена первичная обмотка разделительного трансформатора, к вторичной обмотке которого подключен выпрямительный мост, к выходу которого подключены вход блока дифференцирования и,вход пускового блока, выход последнего соединен с первым входом элемента И, катод перво.го стабилитрона и анод второго стабилитрона блока сравнения подключены к первому и второму входам блока управления временем блокировки, выход которого подключен к управляющему входу фазного блока, общие точки стабилитронов и резисторов блока сравнения подключены к первому и второму входам фазного блока, выход которого подключен к второму входу элемента И, выход которого является выходом устройства, источник питания, к выходу блока дифференцирования подключен IIBpBblA вход блока управления, выполненный в виде первого, компаратора и последовательно соединенных элемента ПАМЯТЬ и управляющего входа транзисторного ключа, при этом второй и третий входы блоха управления соединены с первым и вторым входами блока управления временем блокировки соответственно, о т л и— ч а ю щ е е с я тем, что, с целью повышения надежности функционирования устройства путем улучшения от- . стройки от переходных режимов, в устройство дополнительно введены разделительный диод, формирователь сигнала производной, формирователь

40 управляющих сигналов, а в блок управления дополнительно введены инвертор, амплитудный детектор, второй и третий транзисторные ключи, второй компаратор, элемент задержки, расшири45 тель импульсов, резистор, элемент

И-НЕ, при этом к выходу блока дифференцирования подключен вход формирователя сигнала производной, первый выход. которого подключен к четвертому входу блока управления, к которому через диод в обратном направлении подключен также первый выход формирователя управляющего сигнала и третий вход фазного блока, четвертый вход которого подключен к второму выходу формирователя сигнала производной и к второму выходу формирователя управляющих сигналов, вход последнего подключен к выходу блока управления, который предназначен для подключения к блоку защиты соседних фаз, при этом в блоке управления первый вход блока управления является входом второго компаратора, второй вход — первым входом амплитудного детектора, третий вход — входом инвертора, четвертый вход — входом перного транзисторного ключа, а выходом — вход второго транзисторного ключа, при этом выход инвертора подключен к второму входу амплитудного детектора, выход которого соединен с входом первого компаратора, выход которого подключен через элемент задержки к первому входу расширителя импульсов и через третий транзистор" ный ключ — к первому входу элемента

И-НЕ, второй вход которого подключен к выходу второго компаратора, третий вход — к входу второго транэисторного ключа, а выход — к входу элемента память и второму входу расширителя импульсов, выход которого подключен к управляющему входу второго транзисторного ключа, к входу которого подключен первый вывод резистора, второй вывод которого соединен с плюсовым выводом источника питания.

i601684

OCr

1601684

1б01684

Составитель С.Бочков

Техред М.Ходанич. Корректор М.Шароши!

Редактор М,Бланар

Ф

Заказ 3274 Тираж 475 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, .Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101