Цифровой синтезатор частот
Изобретение относится к радиотехнике. Цель изобретения - повышение спектральной чистоты выходных колебаний. Цифровой синтезатор частот содержит первый и второй блоки памяти 1,2, первый блок формирования кода частоты 3, второй блок формирования кода частоты 4, первый и второй блоки формирования кода фазы 5,6, первый умножитель кодов 7, второй умножитель кодов 8, блок формирования весовых коэффициентов 9, сумматор 10, цифроаналоговый преобразователь /ЦАП/ 11 и тактовый генератор 12. Одновременно формируются коды синтезируемой частоты K<SB POS="POST">F</SB> @ и вспомогательного сигнала K<SB POS="POST">F</SB> @ , они формируются соответственно в первом и втором блоках формирования кода частоты 3 и 4. С выходов первого и второго блоков формирования кодов фазы 5 и 6 коды фазы основного и вспомогательного сигналов поступают на входы соответственно первого и второго блоков памяти 1,2. В блоке памяти 1 хранятся отсчеты синусоиды, а в блоке памяти 2 - отсчеты вспомогательного сигнала. Эти сигналы в первом и втором умножителях кодов 7,8 перемножаются со значениями весовых функций с блока формирования весовых коэффициентов 9, суммируются в сумматоре 10 и поступают на вход ЦАП 11. При суммировании синтезируемого и вспомогательного сигналов происходит уменьшение уровня паразитных спектральных составляющих. 1 ил.
(4 (7 (7 (5 (5
Ы (5 (5
Ц н в вт
M б
У д
) 23,11.90. Бюл. ¹ 43
) Московский институт связи
) В.П.Будишов и В.Н.Кочемасов
) 621.373.42 (088.8)
) Авторское свидетельство СССР
1363423, кл. Н 03 В 19/00, 26.05.86.
Патент Великобритании
2121627, кл. Н 3 А, 10.12.83 (прототип).
) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ
) Изобретение относится к радиотехнике. ль изобретения — повышение спектраль-. и чистоты выходных колебаний. Цифросинтезатор частот содержит первый и рой блоки памяти 1,2, первый блок форрования кода частоты 3, второй блок форрования кода частоты 4, первый и второй оки формирования кода фазы 5,6, первый ножитель кодов 7, второй умножитель ков 8, блок формирования весовых коэффиентов 9, сумматор 10, цифроаналоговый синтеэируемой частоты К, и вспомогательного сигнала Kfb, они формируются соответственно в первом и втором блоках формирования кода частоты 3 и 4. С выходов первого и второго блоков формирования кодов фазы 5 и 6 коды фазы основного и вспомогательного сигналов поступают на входы соответственно первого и второго блоков памяти 1,2. В первом блоке памяти 1 хранятся отсчеты синусоидов, а во втором блоке памяти 2 — отсчеты вспомогательного сигнала. Эти сигналы в первом и втором умножителях кодов 7,8 перемножаются со значениями весовых функций с блока формирования весовых коэффициентов 9, суммируются в сумматоре 10 и поступают на вход ЦАП 11. При суммировании синтезируемого и вспомогательного сигналов происходит уменьшение уровня параэитных спектральных составляющих.1 ил.
1608778
Изобретение относится к радиотехнике и может быть использовано в устройствах синтеза сигналов.
Целью изобретения является повышение спектральной чистоты выходных сигналов.
На чертеже представлена структурная электрическая схема цифрового синтезатора частот.
Цифровой синтезатор частот содержит первый 1 и второй 2 блоки памяти, первый блок 3 формирования кода частоты (БФКЧ), второй БФ КЧ 4, первый блок 5 формирования кода фазы (БФКФ), второй БФКФ 6, первый умножитель 7 кодов, .второй умножитель 8 кодов, блок 9 формирования весовых коэффициентов, сумматор 10, цифроаналоговый преобразователь (ЦАП) 11; тактовый генератор 12.
Цифровой синтезатор частот работает следующим образом.
N-разрядные коды синтезируемой частоты К, и вспомогательного сигнала Kfb формируются соответственно в первом 3 и втором 4 БФКЧ, По параллельным N-разрядным шинам коды Kf и К ь синтезируемого и вспомогательного сигналов поступают на информационные входы соответственно первого 5 и второго 6 БФКФ. Кодфазы Ку, и
Куь синтезируемого и вспомогательного сигналов вычисляются в соответствии с0 следующими выражениями:
Kp,=(К и); Кр,=(К ь n}, где n — натуральный ряд чисел (фигурные скобки обозначают выделение дробной части);
К „К ь — положительные числа меньше единицы.
M старших разрядов кодов Кр,.и Кр, поступают на информационные входы соответственно первого 1 и второго 2 блоков памяти, объем памяти каждого из которых равен V=2 L, где L — количество выходных
M .. разрядов первого 1 и второго 2 блоков памяти, В первом блоке 1 памяти хранятся отсчеты синусоиды на интервале 0 — 2 х, Во втором блоке 2 памяти записаны отсчеты вспомогательного сигнала на интервале периодичности. В простейшем случае это могут быть отсчеты синусоиды на интервале
0-2 K L-разрядные коды отсчетов К, и Kb синтезируемого и вспомогательного сигналов поступают на соответствующие входы первого 7 и второго 8 умножителей по параллельным L-разрядным шинам. В первом
7 и втором 8 умножителях происходит пере-. множение кодов I4 и Кь с соответствующими весовыми коэффициентами а, и ab, сформированнйми в блоке 9 формирования. весовых коэффициентов и поступающими. на другие входы первого 7 и второго 8 умножителей. При выполнении условия а с =1аь суммарный сигнал занимает всю шкалу
ЦАП 11. Отсчеты синтеэируемого и вспомогательного сигналов складываются в сумматоре 10. Период решетчатой функции результирующего цифрового сигнала на выходе сумматора 10 больше периода синте10 зируемого сигнала. Последовательность
"глитчей" сигнала на выходе ЦАП 11 становится по корреляционным свойствам близкой к дискретному белому шуму благодаря суммированию синтезируемого и вспомогательного сигналов.
Первый 3 и второй 4 БФКЧ могут быть выполнены, например„в виде механических коммутаторов (не показано), Код частоты формируется путем ручной установки необ20
Формула изобретения
Цифровой синтезатор частот. содержащий последовательно соединенные первый блок формирования кода частоты, первый блок формирования кода фазы и первый ходимого логического уровня на выходе каждого из N механических коммутаторов.
Сформированные таким образом коды частоты и вспомогательного сигнала поступают на входы соответственно первого и второго
БФКФ 5 и 6, на тактовые входы которых подается сигнал с выхода тактового генератора 12, Первый 5 и второй 6 БФКФ могут быть выполнены, например, в виде накопительных сумматоров. Код фазы поступает в качестве адреса на вход первого 1 и второго
2 блоков памяти,с выходов которых коды от35 счетов Кс и Кь синтезируемого и вспомогательного сигналов поступают на вторые входы первого 7 и второго 8 умножителей.
Последние могут быть выполнены, например, на основе интегральных матричных умножи40 телей, имеющихся в составе стандартных серий интегральных микросхем, Блок 9 формирования весовых коэффициентов может быть выполнен, например, по той же схеме. что и первый 3 и второй 4 БФКЧ.
45 Снижение уровня паразитных спектральных составляющих зависит от соотношения весовых коэффициентов а,/ab . Наибольшее подавление паразитных спектральных составляющих происходит при а,lа ь = 3.
При суммировании синтезируемого сигнала вспомогательным происходит уменьшение уровня паразитных спектральных составляющих на 9 — 12 дБ.
1608778
Составитель Ю, Ковалев
Техред М.Моргентал Корректор Т.Палий
Тираж 652 Подписное ного комитета по изобретениям и открытиям при ГКНТ СССР
35, Москва, Ж-35, Раушская наб., 4/5 комбинат "Патент", г. Ужгород, ул.Гагарина. 101 бл т то в
Ф и чт то в в те е ча
5 к памяти. цифроаналоговый преобразоваь, второй блок памяти и тактовый генера, выход которого подключен к тактовому ду первого блока формирования кода зы и к тактовому входу цифроаналогового еобразователя, отл ич э ю щи йся тем,, с целью повышения спектральной чисы выходных сигналов, введены последоельно соединенные блок формирования овых коэффициентов, первый умножиь кодов и сумматор. последовательно соиненные второй блок формирования кода тоты и второй блок формирования кода фазы, второй умножитель кодов, первый и второй входы и выход которого подключены соответственно к выходу второго блока памяти, к второму выходу блока формирова5 ния весовых коэффициентов и к второму входу сумматора, выход которого соединен с входом цифроаналогового преобразователя, тактовый вход и выход второго блока формирования кода фазы подключены соот10 ветственно к выходу тактового генератора и к входу второго блока памяти, а выход первого блока памяти соединен с вторым входом первого умножителя кодов.
