Устройство для фиксации момента отрыва отцепа от состава

 

Изобретение относится к автоматике и телемеханике на железнодорожном транспорте. Цель изобретения - повышение надежности. Устройство содержит радиолокационные измерители 1 и 2 скорости соответственно оторвавшегося отцепа и надвигающегося состава, блок 28 сравнения скоростей надвигающегося состава и оторвавшегося отцепа, регистры 5-9, блок 10 вычисления разности скоростей на очередном и предыдущем шаге, а также логические элементы И 12-20, ИЛИ 21-24, триггеры 25 и 26, одновибратор 27, распределитель 29, исполнительный элемент 30 и элемент 31 запуска. Регистры 5 и 6 фиксируют значения скоростей оторвавшегося отцепа и надвигающегося состава в каждом цикле работы устройства. В регистре 7 записывается разность этих скоростей, а в регистре 8 - разность скоростей в предыдущем цикле (шаге) работы устройства. Изменение этой разности говорит от отрыве отцепа. Устройство позволяет надежно фиксировать момент отрыва при малых изменениях разности скоростей. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

PECflVSJMH

\ ! (51)5 В 6! L 17/00 л;: л ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHHM

ПРИ ГКНТ СССР (21) 4378298/27-11 (22) 11.01.88 (46) 30,11.90. Бюл. № 44 (7! ) Всесоюзный научно-исследовательскяй институт железнодорожного транспорта (72) А. М. Дудниченко, 1О. Г. Боровков, А. Г. Савицкий и Л. С. Мейлах (53) 656.25 (088.8) (56) Фонарев Н. М. Автоматизация процесса расформирования составов на сортировочных горках. Транспорт, 1971, с. 80, рис. 4.1. (54) УСТРОЙСЯ ВО ДЛЯ ФИКСАЦИИ МОМЕНТА ОТРЫВА ОТЦЕПА ОТ СОСТАВА (57) Изобретение относится к автоматике н телемеханике на железнодорожном транспорте. Цель изобретения — повышение надежности. Устройство содержит радиолокационные измерители 1 и 2 скорости соответственно оторвавшегося отцепа и надвигав„„Я1.1„„1609718 А 1

2 . щегося состава, блок 28 сравнения скоростей . надвигающегося состава и оторвавшегося отцепа, регистры 5 — 9, блок 10 вычисления разности скоростей на очередном и предыдущем шаге, а также логические элементы И 12 — 20, ИЛИ 21 — 24, триггеры 25 н 26, одиовибратор 27, распределитель 29, исполнительный элемент 30 и элемент 31 запуска.

Регистры 5 и 6 фиксируют значения скоростей оторвавшегося отцепа и надвигающегося состава в каждом цикле работы устройства. В регистре 7 записывается разность этих скоростей, а в регистре 8 — разность скоростей в предыдущем цикЛе (шаге) работы устройства. Изменение этой разности говорит об отрыве. отцепа. Устройство позволяет надежно фнксировать момент от.рыва при малых изменениях разности скоростей. 1 ил.

1609718

Изобретение относится к автоматике и телемеханике на железнодорожном транспорте н может быть использовано в системах автоматического регулирования скорости роспуска состава для определения момента отрыва отцепов.

Целью изобретения является повышение надеж ности.

На чертеже представлена структурная схема устройства.

Устройство содержит радиолокационные измерители 1 и 2 скорости, расположенные на пути скатывания и на пути надвига, блоки 3 и 4 аналого-цифрового преобразования, предназначенные для преобразования постоянных напряжений, пропорциональных скорости, в цифровой код, регистры 5 — 9 памяти, блок,10 вычиспения разности скоростей на очередном и предыдущем шаге, блок 1 l сравнения разности скоростей с уставкой, логические элементы И 12 — 20, логические элементы ИЛИ 21 — 24, триггеры 25 и 26, одновибратор 27, блок 28 сравнения скоростей надвигающегося состава и оторвавшегося отцепа, распределитель 29, исполнительный элемент 30 и элемент 31 запуска.

Выходы радиолокационных измерителей 1 и

2 скорости подключены к входам блоком 3 и 4 аналого-цифрового преобразования, выходы которых подключены к входам регистров 5 и 6, выходы которых соединены с входами блока 28. Один из выходов одновибратора 27 подключен к входу исполнительного элемента 30, другой — — к входам элементов 16 и 17 И, другие входы которых связаны с элементом 31 запуска. Выход элемента И 16 подключен к входу триггера

25, прямой выход которого соединен с входами элементов ИЛИ 21, И 12 и И 19.

Выход элемента И 19 подключен к входу элемента И 13 и второму входу триггера 25, инверсный выход которого соединен с входами элемента ИЛИ 23 и элементов И 14, 15 и 20, выход первого из которых соединен с входом регистра 7, другой вход которого подключен к одному из выходов блока 28 сравнения, другой выход которого подключен ко вторым входам элемента ИЛИ 21 и элемента И 12, третий — к третьему входу элемента ИЛИ 21, к второму входу элемента И

15 и второму входу элемента И 14.

Первый вход регистра 8 соединен с первым выходом распределителя 29, второй выход которого подключен к третьему входу элемента И 14, третий — к первому входу элемента ИЛИ 24, четвертый — к первому входу элемента И 18 и третьему. входу элемента И 12, а пятый — к третьему входу элемента И 15 и вторым входам элементов И 19 и 20 И. Выход элемента И 20 соединен с входом одновибратора 27. Третьи входы элементов И 19 и 20 подключены к одному выходу регистра 9, другой выход которого соединен со вторым входом элемента ИЛИ 23, выход которого подключен ко второму входу элемента И 13, выход которого соединен с первым входом регистра 9, второй вход которого подключен к выходу элемента И 18, а третий — к выходу элемента 22 ИЛИ, подключенному ко второму входу элемента 18 И, третий вход которого соединен с выходом блока 11, подключенным ко второму входу элемента ИЛИ 24, третий вход которого соединен с выходом триггера 26, одним входом соединенного с

10 выходом элемента И 15, а выход — с третьим входом элемента И 17. Выход элемента И 17 подключен ко второму входу триггера 26, входу распределителя 29, третьему входу элемента И 13, к третьим входам регист1 ров 5, 6 и 7 и ко второму входу регистра 8, третий вход которого соединен с выходом регистра 7, подключенным к одному входу блока 10, другой вход которого соединен с выходом регистра 8, первый выход — с входом элемента ИЛИ 22, другим входом под> ключеяного к выходу элемента И 12, а второй — с одним из входов блока 11, другой вход которого является входом уставки. Регистр 9 выполнен сдвиговым.

Устройство работает следующим образом.

Работа устройства основана на применении арифметико-логических устройств, используемых в качестве блоков сравнения.

Каждое из них настроено на выполнение арифметической операции А — В. Блок 28 сравнения вычисляет разность между скозО ростью отцепа и состава ЛГ;=4 г — V ;, значение которой выставляет на третьем выходе, На втором выходе блок 28 сравнения выставляет сигнал «1» при AV;=0, а на первом выходе — сигнал «1» при AV;)0. Блок

10 вычисляет изменение h V;; i=A V; — A V

З разности скоростей отцепа и состава в i-ом и предыдущем цикле, значение которой выставляется на втором выходе. При AV;; )0 на первом выходе блок 10 выставляет сигнал «1». Блок 11 сравнения проверяет исправность работы радиолокационных изме40 рителей скорости, сравнивая значение Л ;,; с кодом уставки Ц,. При AVj, i) AV на выходе блок 11 сравнения выставляет сигнал логического «О».

Различают два режима работы устройст4> ва, характеризуемые одним из двух состояний триггера 25: в состоянии «1» устройство фиксирует факт совместного движения состава и отцепа (отцеп на вершине горки), в состоянии «О» — устройство переходит в режим фиксации момента отрыва чп отцепа от состава.

Факт совместного движения отцепа и состава.фиксирует блок 9 сравнения сигналом

«1» на втором выходе (A V< — — О). Цикл, в котором фиксируется это условие, называется значимым циклом первого режима. Для пере55 хода во второй режим необходимо зафиксировать три значимых цикла, Отделение отцепа от состава фиксирует блок 10 сигналом «1» на первом выхо1609718 де (AV;; )0). Цикл, в котором фиксируется это условие, называется значимым циклом второго режима. Для фиксации отрыва отцепа от состава необходимо зарегистрировать три следующих друг за другом г, значимых цикла.

Каждый цикл устройство фиксации момента отрыва реализует за 5 тактов, вырабатываемых распределителем 29. Длительность цикла не должна превышать 0,3 с.

Рассмотрим первым режим работы устройства.

Запуск устройства осуществляют в начале роспуска подачей сигнала «Начало роспуска» от элемента запуска 31 на входы логических элементов И 16 и 17. Сигнал «О» с ., выхода логического элемента 17 И поступает на входы регистров 5 — 8, триггера 26, распределителя 29 и через элемент И 13 — на вход регистра 9, приводя их в исходное состояние. Сигнал логического элемента И 16 поступает на вход установки «1» триггера

25, приводит его в состояние «1» и подготавливает устройство к работе в режиме фиксации факта совместного движения состава и отцепа.

На первом такте сигналы об измеряемой -г, скорости надвигаемого состава У;,,„,и отцепа У;„, соответственно от радиолокационных измерителей 2 и 1 скорости через блоки 4 и 3 аналого-цифрового преобразования поступают в регистры 6 и 5. При этом на данном такте разрешается также Зд перезапись информации о разности ЛУ; скоростей из регистра 7 памяти в регистр 8 памяти. Цифровые сигналы из регистров 5 и 6 поступают соответственно на первый и второй входы блока 9 сравнения, который формирует на втором выходе сигнал «1» у, (ЛV;=0).

На втором такте данного режима работы состояние элементов устройства не изменяется, так как сигнал «О» с первого выхода триггера 25 блокирует формирование синхроимпульса для четвертого регистра 7, через 40 первый логический элемент И !4.

На третьем такте данного режима работы состояние элементов устройства не изменяется.

На четвертом такте при условии AV;=0 сигналы «1» поступают с второго выхода блока 9 сравнения, второго выхода триггера

25, четвертого выхода блока 29 формирователя тактовых импульсов соответственно на третий, второй и первый входы третьего с0 логического элемента И 12. Сигнал «1» с выхода логического элемента И 12 поступает на первый вход логического элемента ИЛИ

22 и с его выхода на вход регистра 9 и логического элемента И 18.

Логический элемент И 18 дополнительно проверяет совпадение на втором и первом входах сигналов «1» соответственно с выхода блока ll (условие AV;,; i(AV выполняется, так как в данном режиме работы устройства A V;; =0) и четвертого выхода распределителя 29. Логический элемент И 8 формирует сигнал «1», который поступает на второй вход регистра 9 и осуществляет запись в него сигнала логической «1».

На пятом такте состояние устройства также не изменяется до тех пор, пока число значащих циклов (для которых AV;=0) не достигнет заданного значения (в данном случае — трех). Тогда сигнал «1» с выхода регистра 9 поступает на вход логического элемента И 19, на другие входы которого поступают сигналы «1» соответственно с пятого выхода распределителя 29 и выхода триггера 25. Логический элемент И 19 формирует сигнал «1» на выходе, который поступает на вход триггера 25, переводя его в состояние «О», и на инверсный вход логического элемента И 13. Сигнал «О» с выхода элемента И 13 поступает на вход регистра

9 и переводит его в состояние «О».

Таким образом, устройство подготовлено к работе в режиме фиксации момента отрыва отцепа.

При незначимом цикле ЛУ; 0 сигнал

«О» с второго выхода блока 28 сравнения проходит последовательно -через логические элементы И 12, ИЛИ 22, И 18 на второй вход регистра 9 и блокирует запись в него информации в данном цикле.

В режиме фиксации момента отрыва некоторое время отцеп продолжает двигаться совместно с составом, т. е. AV;=0. Это использовано в устройстве для проверки правильности настройки скоростемеров.

На первом такте каждого цикла работа устройства организована так же, как и в режиме совместного движения отцепа и состава. В результате — регистры 5, G памяти фиксируют очередные значения скорости отцепа и состава, блок 28 сравнения вычисляет разность скоростей AV;. Если AV(0, то на первом и втором выходах блока 28 сравнения будет сигнал «О». Совпадение этих сигналов с сигналом «О» на втором выходе триггера 25 фиксирует логический элемент

ИЛИ 21, на выходе которого, предназначенном для подключения к внешним регистрирующим приборам, появляется сигнал О, свидетельствующий о неправильной настройке скоростемеров.

На остальных тактах цикла состояние элементов устройства не изменяется как при

ЛУ;(О, так и при ЛУ;=О, потому что сигнал

О на выходе блока 28 сравнения (при ЛУ;(О) через логический элемент И 14 блокирует запись значения AV; в регистр 7 памяти, а триггер 25 передает на вход логического элемента И 12 сигнал 0 и блокирует запись

«1» в регистр 9 по первому входу логического элемента ИЛИ 22.

Таким образом, в режиме фиксации отрыва отцепа условия для продолжения работы устройства возникают только при ЛУ;)О.

1609718

На пятом такте логический элемент 15 И проверяет совпадение сигналов «1» на выходе блока 28 сравнения и выходе триггера 25 и переводит триггер 26 в состояние «1». Устройство подготовлено к работе для счета числа значащих циклов (A V;; )0) в режиМе фиксации момента отрыва отцепа, В следующем (i +1) -м цикле работы устройства на первом такте в регистры 5 и 6 памяти заносятся очередные значения ско11ости V ;+ и V +l, а блоки 28 сравнения 40 формирует кодовый сигнал, соответствующий значению разности скоростей AV+1 на данном шаге. Одновременно в регистр 8 памяти перезапишется предыдущее значение разности скоростей ЛР; из регистра 7 памяти. 45

На втором такте логический элемент 14 И пропускает синхроимпульс и значение ЛV

На втором такте первый логический элемент И 14 фиксирует совпадение сигналов «l », которые поступают на его входы с выхода блока 28 сравнения и выхода триггера 25 и второго выхода распределителя 29.

Сигнал «1» с выхода логического элемента

«И» 14 поступает на вход регистра 7 памяти и инициирует запись в него значения AV;.

Значения AV; и AV; 1 с выходом регистров

7 и 8 памяти поступают соответственно на входы блока 10, на выходе которого при вЫполнении условия ЛЬ ;)ЛР; формируется сигнал «1», который через логический элемент ИЛИ 22 поступает на вход регистра 9. Блок 10 вычисляет значение AV;,; i u передает его на вход блока 11 сравнения, на другой вход которого поступает значенИе Л V от внешнего задающего устройства. Если AV;; i)AV„, как в данном случае (йз-за AV; i=O), на выходе блока 11 сравненИя будет сигнал «О».

На третьем такте логический элемент

ИЛИ 27 проверяет совпадение сигналов «0» на выходе блока 11 сравнения и выходе триггера 26. В данном случае совпадения нет, так как триггер 26 находится в состоянии «О».

На четвертом такте изменения состояния элементов устройства не происходит, так как сигнал «О» на выходе блока 11 сравнения через логический элемент И 18 блокирует поступление синхроимпульса на вход регистра 9. вии AV; i)0. Блок 10 вычисляет разность

AV; ; и, если она будет положительной, то выставит на первом выходе сигнал «1», который через логический элемент «ИЛИ» 22 поступает на вход регистра 9. Блок 11 при выполнении условия ЛК » ь;(Л1 готовит логический элемент 18 И к пропуску синхроимпульса на четвертом такте на. второй вход сдвигового регистра 9. В противном случае (AV;+l,-)AV „, что характеризует наличие сбоя в работе радиолокационных измерителей скорости l или 2), на выходе блока 11 сохраняется сигнал «О».

На третьем такте при исправной работе радиолокационных измерителей скорости элементы устройства не меняют своего состояния. В противном случае (ЛР;+ ;)ЛЬ ) логический элемент 24 ИЛИ фиксирует совпадение сигналов «О» и через логический элемент 17 И организует сброс регистров

5 — 9, триггера 26 и распределителя 29. После этого устройство работает в режиме фиксации отрыва отцепа сначала, а на выходе логического элемента. 24 ИЛИ формируется сигнал о сбое радиолокационных измерителей скорости, предназначенный для фиксации внешними устройствами.

На четвертом такте второй логический элемент И 18 пропускает синхроимпульс на вход сдвигового регистра 9, который регистрирует сигнал «1».

На пятом такте каждого цикла работы изменений в состоянии элементов устройства не происходит до тех пор, пока подряд не пройдет три значимых цикла с записью единицы в регистр 9. Тогда формируется сигнал «1», который с выхода регистра 9 поступает на вход логического элемента И 20.

Последний при наличии «1» на выходе триггера 25 выдает на вход одновибратора 27 сигнал «1». Одновибратор передает сигнал отрыва на вход исполнительного элемента

30 и на второй вход логических элементов

17 и 16. Логический элемент И 16 выставляет сигнал «О» на вход установки «1» триггера 25 и переводит его в состояние «1».

Логический элемент И 17 формирует сигнал сброса, который передается на входы регистров 5 — 8, триггера 26, распределителя 29 и через логический элемент И 13 регистра 9.

Таким образом, устройство переводится в режим отслеживания совместного движения состава и очередного отцепа.

Возможны ситуации, когда из-за сбоев в работе радиолокационных измерителей скорости или наличия помех в канале связи значащий цикл работы устройства в режиме фиксации отрыва отцепа перемежается с незначащим (A V; i,;(0). В этой ситуации значащий цикл не учитывается, а работа устройства в режиме фиксации момента отрыва отцепа начинается сначала. Реализуется это следующим образом. На втором такте блок-10 вычисляет AV; i,; и выставляет на первом выходе сигнал «О», который через логический элемент ИЛИ 22 поступает на вход логического элемента ИЛИ 23. Логический элемент 23 проверяет совпадение сигнала «О» на выходах логического элемента

22, выходах регистра 9 и выходе триггера

25 и выставляет на своем выходе сигнал

«О», который через логический элемент И 13 поступает на вход установки «О» сдвигового регистра 23 и сбрасывает его. Формула изобретения

Устройство для фиксации момента отрыва отцепа от состава, содержащее радиолока1609718 то

Составитель И. Абрамова

Редактор Н. Горват Техред А. Кравчук Корректор А. Осауленко

Заказ 370l Тираж 394 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

i !3035, Москва, Ж вЂ” 35, Раушская наб., д. 4I5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, l0l ционные измерители скорости надвигающегося состава и оторвавшегося отцепа, связанные с блоком сравнения скоростей надвигающегося состава и оторвавшегося отцепа, связанным с исполнительным элементом, . отличающееся тем, что, с целью повышения точности, оно снабжено блоком вычисления разности скоростей на очередном и предыдущем шагах, блоком сравнения разности скоростей на очередном и предыдущем шагах с уставкой, распределителем, регистрами памяти, элементом запуска, триггерами, элементами И, ИЛИ и одновибратором, один выход которого подключен к входу исполнительного элемента, а другой — к одним входам первого и второго элементов И, другие входы которых связаны . с элементом запуска, выход первого элемента И подключен к входу первого триггера, прямой выход которого соединен с входами первого элемента ИЛИ и третьего и четвертого элементов И, выход последнего из которых подключен к входу пятого элемента И и к второму входу первого триггера, инверсный выход которого соединен с входами второго элемента ИЛИ и шестого, седьмого и восьмого элементов И, выход последнего из которых соединен с одним входом первого регистра памяти, другой вход которого подключен к одному. выходу блока сравнения скоростей надвигающегося состава и оторвавшегося отцепа, другой выход которого подключен к вторым входам первого элемента ИЛИ и третьего элемента И, третий— к третьим входам первого элемента ИЛИ, к второму входу седьмого элемента И и второму входу восьмого элемента И, а входы подключены к выходам второго и третьего регистров памяти, первые входы которых связаны соответственно с выходами радиолокационных измерителей скорости надвигающегося состава и оторвавшегося отцепа, а вторые входы и первый вход четвертого элемента памяти соединены с первым выходом распределителя, второй выход которого подключен к третьему входу восьмого элемента И, третий выход — к первому входу третьего элемента ИЛИ, четвертый — к пер5

40 вому входу девятого элемента И и третьему входу третьего элемента И, а пятый — к третьему входу седьмого элемента И и вторым входам четвертого и шестого, выходом соединенного с входом одновибратора, элементов

И, третьи входы которых подключены к одному выходу пятого регистра памяти, другой выход которого соединен с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу пятого элемента И, выходом соединенного с входом одновибратора, элементов И, третьи входы которых подключены к одному выходу пятого регистра памяти, другой выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого регистра памяти, второй вход которого подключен к выходу девятого элемента И, а третий — к выходу четвертого элемента ИЛИ, подключенному к второму входу девятого элемента И, третий вход которого соединен с выходом блока сравнения разности скоростей на очередном и предыдущем шагах с уставкой, подключенным к второму входу третьего элемента ИЛИ, третий вход которого соединен с выходом второго триггера, одним входом соединенного с выходом седьмого элемента И, а выход — с третьим входом второго элемента И, выход которого подключен к второму входу второго триггера, входу распределителя, третьему входу пятого элемента И, к третьим входам первого, второго и третьего регистров памяти и к второму входу четвертого регистра памяти, третий вход которого соединен с выходом первого регистра памяти, подключенным к одному входу блока вычисления разности скоростей на очередном и предыдущем шагах, другой вход которого соединен с выходом четвертого регистра памяти, первый выход — с одним входом четвертого элемента ИЛИ, другим входом подключенного к выходу третьего элемента И, а второй — с одним входом блока сравнения разности скоростей на очередном и предыдущем шагах с уставкой, другой вход которого является входом уставки.