Устройство выборки-хранения

 

Изобретение относится к измерительной технике и может быть использовано в интегральных схемах входных устройств в цифровой обработке аналоговой информации. Цель изобретения - повышение частоты дискретизации аналогового сигнала. Поставленная цель достигается за счет введения элемента 2ИЛИ-НЕ 4 и инвертирующего элемента 5 задержки, что обеспечивает уменьшение времени записи входной аналоговой информации в накопительный элемент 2 до минимальной величины, определяемой задержкой (элементом 5). При минимальном времени хранения, достаточном для обработки информации при помощи АЦП, частота дискретизации может быть увеличена почти в два раза по сравнению с прототипом. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕаЪБЛИН

09) (И) А1 (S>)S С 11 С 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И (ПКРЫТИЯМ

ПРИ ГКНТ СССР

М А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4663739/24-24 (22) 16 ° 03.89 (46) 07. 1 2. 90. Бюп . Р 45 (71) Московский институт электронной техники (72) В.И, Стар ос ел ьс кий, В.И. Суэтинов, В.П. Тимошенков., B Н. Вишневский и Л.Н, Кравченко (53) 68 1.327,66(088 .8) (56) Козлов А.Т. и др. Исследование

ИС стробоскопического смесителя.

Иикроэлектроника, 1989, N 3, с. 275277.

Poulton К., Corcoran J., Hornak Т. A 1-GHz 6 bit, ADC system

?ЕЕЕ Journal of Solid - State circuits. VSC-22, 1987, Ф 6, р. 962-969. (54) УСТРОЙСТВО ВЫБОРКИ-ХРАНЕНИЯ (57) Изобретение относится к измери2 тельной технике и может быть использовано в интегральных схемах входных устройств в цифровой обработке аналоговой информации, Цель изобретеC ния — повьш ение частоты дис.кретизации аналогового сигнала. Поставленная цель достигается за счет введения элемента 2ИЛИ-НЕ 4 и инвертирующего элемента 5 задержки, что обеспечивает уменьшение времени записи входной аналоговой информации в накопительный элемент 2 до минимальной величины, определяемой задержкой (элементом 5) . При минимальном времени хранения, достаточном для обработки информации при помощи

АЦП, частота дискретизации может быть увеличена почти в два раза по сравнению с прототипом. 4 ил.

1612324

Изобретение относится к измерительной технике и может быть использовано в интегральных схемах входных устройств цифровой обработки

° аналоговой информации.

Цель изобретения — повышение частоты дискретизации аналогового сигнала.

На фиг. 1 представлена структурная схема устройства; на фиг. 2диаграмма работы устройства; на фиг. 3 — конкретный пример реализации эл емента зад ержки и эл емент а

2ИЛИ-НЕ; на фиг. 4 - конкретный пример реализации ключевого элемента и формирователя управляющих импульсов.

Устройство содержит. ключевой элемент 1 на диодном мосте, накопительный элемент 2 на конденсатбре, формирователь 3 управляющих импульсов, элемент 2ИЛИ-НЕ 4, инвертирующий элемент 5 задержки, тактовый вход

6 устройства.

Устройство работает следующим обра.зом.

Тактовый сигнал поступает одновременно на один из входов элементов

4 и 5. На выходе элемента 4 появятся биполярные импульсы, привязанные к фронту тактового сигнала, длительность которых Т определяется временем задержки сигнала по одному из входов. Под воздействием сигналов элемента 4 формирователь 3 вырабатывает управляющие сигналы, переводящие элемент 1 в открытое или закрытое состояние. Элемент находится в открытом состоянии в течение времени, равного длительности задержки элемента 5, в закрытом состоянии в течение оставшегося оТ периода времени. Для обеспечения полного заряда элемента 2 необходимо, чтобы длительность управляющих импульсов формирователя 3 превьппала время заряда элемента 2.

Дополнительные возможности появ- ляются при использовании в устройстве вместо обычного инвертирующего элемента 5 регулируемой задержки.

Элемент 4 вьп олнен на. основе нормально открьггых нолевых транзисторов с затвором Шотки на основе арсенида галлия и содержит транзисторы

7-17,,диоды 18-38, сопротивления

39-40. В исходном состоянии транзисторы 16, 7 и 11 закрьггы, транзисторы 12 и 6 открьггы. В момент прихода тактового сигнала дискретизации, который изменяется от логической

"1" до логического "0", транзистор

12 запирается, потенциал на аноде диода 18.понижается быстрее, чем на его катоде. В результате диод

18 запирается. Суммарная емкость

10 С, включающая емкост ь металлиэации и входную емкость транзистора 7, разряжается током транзистора 6 и после ее разряда происходит переключение логического инвертора на базе транзисторов 7 и 8. Изменяя напряжение на затворе транзистора

6, можно менять ток разряда суммарной емкости С и тем самым плавно изменять момент переключения логического инвертора на основе транзисторов 7 и 8. Под действием сигнала логической единицы, задержанной с помощью элемента задержки, транзистор 11 откроется. B течение времени Т (на которое задержан сигнал в инверторе на базе транзисторов 7 и 8) транзисторы 11 и 10 одновременно закрыты, и на их объединенных стоках высокий потенциал. Длительность этого корот3Р кого импульса составляет

С(Vë -Vпво ) г т где I - величина тока транзистора б;

С вЂ” суммарная емкость подключен35

HBsI K cToKjj транзистора 6;

V — напряжение логическои

tL

V — величина логического перепер папа .

Величина тока Т = 2 + 3 мА зависит от ширины транзистора и может регулир оьаться напряжением на затворе транзистора 6,. Суммарная емкость в интегральном выполнении устройства не превьппает 0,2+0,3 пФ, а разница

45 между величиной логической едиж цы и величиной перепада для логических элементов на основе нормально-открытых транзисторов на арсениде,галлия равна 1 В,, Тогда длительность сформированного импульса составляет величину 100 пс.

Время заряда элемента 2 через соп/ ротивление диодного моста,фиг. 3) с ос тавля ет

55 „= (Г, + К ) С„, где 8 = 25 pt — волновое сопротивО ление тракта исследуемого сигнала р

161

Ug

f г

К вЂ” сопротивление диодов моста;

С вЂ” емкость конденсатора накопительного элемента.

В интегральных схемах на арсениде галлия величина сопротивления базы диодов Шотки может составлять величину 10-30 Ом, а емкость накопительного конденсатора 0,1-0,3 пФ. Тогда время заряда накопительного конденсатора составит величину, равную

1,0-10 пс, что позволит за время Т обеспечить полный заряд элемента 2.

Таким образом, в ИМС УВХ на арсениде галлия при полном заряде элемента 2 частота дискретизации определяется в основном временем хранения аналоговой информации. При минимальном времени хранения, достаточном для обработки информации при помощи АЦП, частота дискретизации может быть увеличена почти в два раза по сравнению с известным устройством, Формула из обр ет ения

Устройство выборки-хранения, сод ержаще е на к оп ит ел ь ный эл еме нт на

2324 6 конденсаторе, формирователь управляющих импульсов, ключевой элемент„ выполненный на диодном мосте, информационный вход и выход ключевого

5 элемента являются соответственно информационными входом и выходом устройства, прямой и инверсный выходы формирователя управляющих сигналов подключены соответственно к первому и второму входам управления режимом ключевого элемента, первый и второй выводы конденсатора накопительного элемента подключены соответственно к информационному выходу и шине нулевого потенциала устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения частоты дискретизации аналогогoro сигнала, в него вве20 дены элемент 2ИЛИ-НЕ и инвертирующий элемент задержки, выход которого подключен к первому вхоцу элемента 2ИПИНЕ, второй вход которого подключен к входу инвертирующего элемента за25 держки и является тактовым входом устройства, прямой и инверсный выходы элемента 2ИПИ-НЕ подключены соответственно к первому и второму входам запуска формирователя управляющих

3Q импУл bc ОВ °

1612324 х.2

Составитель А. Ершова

Т ехр ед M. Дидык

Корректор С. Шевкун

Редактор В. Данко

Тираж 486

Заказ 3832 Подписное

; ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 l3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101