Устройство для умножения

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение быстродействия. Новым в устройстве для умножения, содержащем регистры множимого 1 и множителя 2, сумматор 3, блок сдвига 5, шифраторы 6 и 7, и блок памяти, состоящий из двух дешифраторов и матрицы запоминающих элементов, является объединение у каждого дешифратора блока памяти выходов с адресами А и 2А, что позволяет производить нормализацию в блоке памяти одновременно с выборкой необходимой информации из него. 2 ил.

СОЮЗ СОВЕТСКИХ СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК (si)s G 06 F 7/52

ГОСУДАР СТВЕ ННЫ Й КОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4464812/24-24 (22) 22.07,88 (46) 15.12.90. Бюл. М 46 (71) Московский инженерно-физический институт (72) А, Г.Сидорович (53) 681.325 (088.8) (56) Авторское свидетельство СССР

М 1146660, кл. G 06 F 7/52, 1983.

Авторское свидетельство СССР

М 1149250, кл. G 06 F 7/52. 1983. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

»5U„„1614018 А1 (57) Изобретение относится к вычислительной технике. Цель изобретения — повышение быстродействия. Новым в устройстве для умножения, содержащем регистры множимого 1 и множителя 2, сумматор 3, блок сдвига 5, шифраторы 6 и 7 и блок памяти, состоящий из двух дешифраторов и матрицы запоминающих элементов, является обьединение у каждого дешифратора блока памяти выходов с адресами А и 2А, что позволяет производить нормализацию в блоке памяти одновременно с выборкой необходимой информации из него. 2 ил.

1614018

Составитель Е,Мурзина

Техред М.Моргентал Корректор Т,Палий

Редактор А,Маковская

Заказ 3893 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат Патент . г, Ужгород, ул.Гагарина, 10) Изобретение относится к вычислительной технике, Целью изобретения является повышение быстродействия, На фиг.1 показана функциональная схе- 5 ма устройства для умножения; на фиг,2— структурная схема блока памяти, Устройство для умножения (фиг.1) содержит регистры 1 и 2 сомножителей, регистр 3 результата, блок 4 памяти, блок 5 10 сдвига, шифраторы 6 и 7, сумматор 8.

Блок памяти (фиг,2) содержит дешифраторы 9 и 10 и матрицу запоминающих элементов 11 1(N/2 i, j< N), Устройство работает следующим обра- 15 зом.

В регистрах 1 и 2 хранятся коды сомножителей, причем Х = Х1 ... X>, У У1 ... V>, где Х; 6(0,1}, i = 1,ï, У> C (0,1}, j = 7п.

Коды сомножителей совместно опреде- 20 ляют адрес ячейки памяти, в которой хранится цифровой код произведения.

Шифраторы б и 7 подсчитывают количество левых нулей в каждом из сомножителей, а сумматор 8 складывает эти 25 количества, Сумма управляет блоком 5 сдвига, указывая, с каким сдвигом необходимо соединить выходы блока 4 памяти.

В блоке 4 памяти запоминающие элементы находятся на пересечении только Тех 30 выходов дешифраторов 9 и 10, которые соответствуют кодам сомножителей. имеющих единицу в старшем разряде, если сомножи ель А имеет в старшем разряде нуль, то выход дешифратора, соответствующий коду А, соединен с выходом 2А, а он в свою очередь — с выходом 4А, и так до тех пор, пока на выходе дешифратора, соответствующем адресу 2А, не будут находиться запоминающие элементы, Формула изобретения

Устройство для умножения, содержащее регистры сомножителей и результата и блок памяти, состоящий из двух дешифраторов и матрицы N x N запоминающих элементов (где N =- 2" — число выходов дешифратора, n — разрядность сомножи.елей), о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй шифраторы, сумматор и блок сдвига, выход которого соединен с входом регистра результата, выходы регистров сомножителей соединены соответственно с первым и вторым входами блока памяти и входами первого и второго шифраторов, выходы которых соединены с входами первого и второго слагаемых сумматоров, выход которого соединен с, управляющим входом блока сдвига, информационный вход которого соединен с выходом блока памяти, а в блоке памяти выходы у каждого дешифратора с адресами А и 2А обьединены.