Устройство тактовой синхронизации

 

Изобретение относится к электросвязи и может быть использовано в демодуляторах систем передачи данных с фазовой и амплитудно-фазовой модуляцией. Целью изобретения является увеличение помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модуляцией. Устройство содержит каналы 1 и 2 формирования синхронизирующего сигнала, накопительный сумматор 3, управляемый генератор 4 и формирователь 5 последовательностей управляющих импульсов. Каналы 1 и 2 содержат аналого-цифровые преобразователи (АЦП) 6, цифровые фильтры 7, регистры 8 и 9 сдвига, инверторы 10, сумматоры 11, умножители 12 и 14, сумматоры 13 и 17, компараторы 15 и 16. Синфазная и квадратурная компоненты входного сигнала поступают соответственно на АЦП 6 каналов 1 и 2, которые синхронизируются формирователем 5. В цифровых фильтрах 7 подавляются внеполосные шумы и помехи от соседних каналов. Ошибка тактового колебания вычисляется на основе отсчетов сигналов, прошедших через цифровые фильтры 7. Определение абсолютной величины и знака ошибки производится в компараторах 15 и 16, инверторах 10 и сумматорах 11 каналов 1 и 2. С умножителей 12 сигналы поступают на накопительный сумматор 3, в котором производится усреднение действия шума. В зависимости от значения сигнала сумматора 3 подстраивается генератор 4. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (я)5 Н 04 1 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4619753/24-09 (22) 13,12.88 (46) 15.12.90. Бюл. t4 46 (71) Одесский электротехнический институт связи им. А.С. Попова (72) В.В. Шишкин, А.М. Мельник и П,В. Иващенко (53) 621.382 (088,8) (56) Патент США hh 4528512, кл. Н 041 7/02, 1978.

Heegard С., НеИег J.À., Vlterbi А.J. А

microprocessor — based PSK modem for

packet transmisslon обжег satellite channels, IEEE Transaction on Communications

System, СОМ-26,М 5, май, 1978, с. 552-564. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и может быть использовано в демодуляторах систем передачи данных с фаэовой и амплитудно-фазовой модуляцией. Целью изобретения является увеличение помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модуляцией. Устройство содержит каналы 1 и 2 формирования синхронизирующего сигнала, накопительный сумматор 3, управляемый генератор 4 и формирователь 5 последовательностей уп1614120 равляющих импульсов. Каналы 1 и 2 содержат аналого-цифровые преобразователи (АЦП) 6, цифровые фильтры 7, регистры 8 и 9 сдвига, и нверторы 10, сумматоры 11, умножители 12 и 14, сумматоры 13 и 17, компараторы

15 и 16. Синфаэная и квадратурная компоненты входного сигнала поступают соответственно на АЦП 6 каналов 1 и 2, которые синхрониэируются формирователем 5. В цифровых фильтрах 7 подавляются внеполосные шумы и помехи от соседних каналов.

Изобретение относится к электросвязи и может быть использовано в демодуляторах систем передачи данных с фазовой и амплитудно-фазовой модуляцией.

Целью изобретения является увеличение помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модуляцией.

На фиг.1 представлена структурная электрическая схема устройства тактовой синхронизации; на фиг.2 — временные диаграммы сигналов,. поясняющие работу устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит первый 1 и второй 2 каналы формирования синхронизирующего сигнала, накопительный сумматор 3, управляемый генератор 4 и формирователь 5 последовательностей управляющих импульсов.

Первый 1 и второй 2 каналы формирования синхрониэирующего сигнала содержат аналого-цифровые преобразователи (АЦП)

6, цифровые фильтры 7, регистры 8 сдвига, дополнительные регистры 9 сдвига, инверторы 10, сумматоры 11, умножитель 12, первый дополнительный сумматор 13, дополнительный умножитель 14, первый 15 и второй 16 компараторы, второй дополнительный сумматор 17.

Устройство тактовой синхронизации работает следующим образом.

Принимаемый дискретный сигнал с фаэовой или амплитудно-фазовой модуляцией произвольной кратности с выходов демодулятора в виде синфаэной и квадратурной компонент поступает на первый и второй входы устройства тактовой синхронизации.

Синфазная и квадратурная компоненты входного сигнала поступают соответственно на информационные входы АЦП 6 первого и второго каналов (фиг.1), которые синхрониэируются колебанием, вырабатываемым в формирователе 5 из тактового колебания, поступающего с выхода

Ошибка тактового колебания вычисляется на основе отсчетов сигналов, прошедших через цифровые фильтры 7. Определение абсолютной величины и знака ошибки производится в компараторах 15 и 16, инверторах 10 и сумматорах 11 каналов 1 и 2, С умножителей 12 сигналы поступают на накопительный сумматор 3, в котором производится усреднение действия шума. В зависимости от значения сигнала сумматора 3 подстраивается генератор 4. 2 ил. управляемого генератора 4. С выхода АЦП 6 первого 1 и второго 2 каналов сигнал поступает (по п-разрядной шине) на цифровые фильтры 7, в которых подавляются внепо5 лосные шумы и помехи от соседних каналов.

Число и выбирается из соображений необходимого числа уровней квантования. С выхода цифрового фильтра 7 сигнал поступает по и-разрядной шине на регистр 8, дополни10 тельный регистр 9 (n-разрядные) и первый дополнительный суматор 13.

Ошибка тактового колебания вычисляется на основе отсчетов сигналов, прошедших через цифровые фильтры 7 первого

15 канала 1(синфаэного) Utc, Uzc, Uçc и второго канала 2 (квадратурного) 01у, 0гк, 0зк Отсчеты сигнала 0tc.= Uc(t)), О! к = 0к(т1) 02c =

Тс Тс — Uc(t1 + 2 ), 02к — U» (т1 + ) 03c

20 =Uc(tt+Tc) где Tc — длительность принимаемых посылок (фиг. 2а). Выделение ошибки фазы тактового колебания основано на анализе отсчетов принимаемых сигналов в первом 1 и втором 2 каналах. При условии, что

25 устройство тактовой синхронизации находится в состоянии синхронизма, моменты времени 11 и 1 +Т приходятся на середины соседних посылок, а моменты времени 11+ тс

Зп + — — на границу посылок. Если отсчеты соседних посылок различны, то изменение сигнала при переходе от одной посылки к другой можно аппроксимировать прямой.

Однако величина расстройки по времени

35 тмежду вырабатываемым тактовым колебанием и требуемым для приема сигналов не будет прямо пропорциональна абсолютной величине отсчета 0 в первом канале 1 или . як во втором канале 2, поскольку при при4 еме АФМ и ФМ сигналов произвольной кратности при условии -0 значение Uz может быть равно нулю только в случае, когда 0> =

- -U3ci à 02 — в случае, когда 01к = -0зк, Для вычисления сигналов ошибки фазы тактово45

1614120 го колебания ec (t ) и ек (т) необходимо в

СЛуЧаяХ, КОГда 01с -ОЗс И 01» -U3», ОтЛИчиЕ 02с От — (U1c+ ОЗс) и 02» о т — (01»+ 03»).

1 1

2 2

Для этого определяется среднее значение

ОтСЧЕтОВ 01с И ОЗс В ПЕРВОМ КаНаЛЕ 1

S =(01с+ОЗс) (— — 2), 1 а также среднее значение отсчетов U1» и

Озк во втором канале 2

S» =(01к+Озк) (2), 1

Эти операции в первом 1 и во втором 2 каналах выполняют первые дополнительные сумматоры 13 и дополнительные умножители 14, на вторые входы которых поступают сигналы, соответствующие константе - 1/2, Перечисленные отсчеты сигналов в первом 1 и втором 2 каналах определяются следующим образом:

01с „= 01с Sc, 01к, = 01к S»

02c = 02c Sc, 02» „= 02к $к, Оз, * = 03Ä - SÄ; 03.* = Оз, - S„.

Поскольку принимаемые сигналы и в первом 1 и втором 2 каналах вблизи границ посылок можно аппроксимировать прямой, то абсолютная величина расстройки по времени т между подстраиваемым тактовым колебанием и требуемым колебанием прямо пропорциональна абсолютной величине

ВИДОИЗМЕНЕННЫХ ОтСЧЕтОВ 02c* В ПЕРВОМ Канале 1 и 02» во втором канале 2. При 02c *= = 02»* = 0 т = О. Определение абсолютной величины и знака ошибки а первом канале 1

ПрОИЭВОдИтСя На ОСНОВЕ 01с, 02с И 03c* СЛЕдующим образом:

Ec(Õ) = U2ñ (Sign U 1с Sign Озс)1 а во втором канале 2 — на основе 01», 02»*, Озк*.

Як(г) =02к (sign О 1» з дп Озк).

Посколькудля вычисления ес. (Т) и Е» (t) необходимы только знаки 01c*, Озс*, 01»* и

U3», то операции вычитания из отсчетов

U1c, U3c величины Sc, а из 01», U2» величины

$» сводятся к операциям сравнения величин

U1c u Sc в первом компараторе 15, U3c и Sc — во втором компараторе 16 первого канала

1, 01» и $» — в первом компараторе 15 и U3» и S» во втором компараторе 16 второго канала 2. Операцию (sign 01c — sign U2c*) выполняют инвертор 10 и сумматор 11 первого канала 1, а операцию (sign 01»* — sign

Оз»*) выполняют инвертор 10 и сумматор 11

ВтсрОГО КаНаЛа 2. ОПЕрацИИ 02с (Sign U1c J-sign Оз») и 02 (sign U1c — з!цп Озк) выполняют умножители 12 соответственно первого 1 и второго 2 каналов.

55 вход регистра сдвига и выход умножителя

С выходов умножителей 12 первого 1 и:. второго 2 каналов сигналы ес (т) и ек (т) поступают на первый и второй входы накопительного сумматора 3, где они суммируются друг с другом и суммируются с сигналами ошибок, вычисляемыми на основе предыдущих посылок, в результате чего усредняется действие шумов, и, если абсолютная величина, накопленная а накопительном сумматоре

3, превысит определенный установленный. порог, то управляемый генератор 4 подстраивается на заданный временной шаг с целью увеличения или уменьшения фазы тактового колебания а зависимости от знака величины, накопленной в накопительном сумматоре 3, который после подстройки обнуляется. С выхода управляемого генератора 4 подстраива- . емое тактовое колебание (фиг. 2б) поступает на вход формирователя 5, в котором вырабатываются импульсы для синхронизации работы устройства тактовой синхронизации.

Формула изобретения

Устройство тактовой синхронизации, содержащее последовательно соединенные первый канал формирования синхронизирующего сигнала, накопительный сумматор, управляемый генератор и формирователь последовательностей управляющих импульсов, а также второй канал формирования синхрониэирующего сигнала, выход которого подсоединен к второму входу накопительного сумматора, первый, второй и третий выходы формирователя последовательностей управляющих импульсов подсоединены соответственно к объединенным первым тактовым входам и объединенным вторым тактовым входам первого и второго каналов формирования синхронизирующего сигнала и тактовому входу накопительного сумматора, причем информационные входы первого и второго каналов формирования синхронизирующего сигнала являются соответственно первым и вторым входами устройства, а первый и второй каналы формирования синхронизирующего сигнала содержат последовательно соединенные аналого-цифровой преобразователь, цифровой фильтр и регистр сдвига, последовательно соединенные сумматор и умножитель, при этом информационный вход аналого-цифрового преобразователя, тактовые входы аналого-цифрового преобразователя и цифрового фильтра, тактовый являются соответственно информационным входом, первым и вторым тактовыми входами и выходом первого и второго каналов формирования синхронизирующего сигна1614120

Составитель В,Орлов

Техред М.Моргентал

Редактор Е.Копча

Корректор Э.Лончакова

Заказ 3898 Тираж 526 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ла, о т л и ч а ю щ е е с я тем, что, с целью увеличения помехоустойчивости синхронизации при повышении кратности входных сигналов с фазовой и амплитудно-фазовой модуляцией, дополнительные тактовые входы первого и второго каналов формирования синхрониэирующего сигнала подключены к третьему выходу формирователя последовательностей управляющих импульсов, а в первый и второй каналы формирования синхрониэирующего сигнала введены последовательно соединенные дополнительный регистр сдвига, первый дополнительный сумматор, дополнительный умножитель и первый компаратор, выход которого подсоединен к первому входу сумматора, последовательно соединенные второй компаратор и инвертор, выход которого подсоединен к второму входу сумматора, а также второй дополнительный сумматор, при этом выход цифрового фильтра подсоединен к информационному входу дополнительного регистра сдвига и вторым входам первого компаратора и первого дополни5 тельного сумматора, выход регистра сдвига подсоединен к первому входу второго дополнительного сумматора, выход которого подсоединен к второму входу умножителя, выход дополнительного регистра сдвига

10 подсоединен к первому входу второго компаратора, второй вход которого объединен с вторым входом второго дополнительного сумматора и подключен к выходу дополнительного умножителя, причем тактовый

15 вход дополнительного регистра сдвига и второй вход дополнительного умножителя являются соответственно дополнительным тактовым входом и входом сигнала константы первого и второго каналов формирова20 ния синхронизирующего сигнала.