Устройство для обнаружения ошибок при передаче кодов

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах контроля цифровых вычислительных устройств. Цель изобретения - расширение функциональных возможностей устройства путем обеспечения возможности контроля коммутирующих устройств. Устройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, блоки 4 и 5 контроля по модулю два, дешифратор 6, элементы ИЛИ 7<SB POS="POST">1</SB>-7<SB POS="POST">N</SB>, выходные регистры 8<SB POS="POST">1</SB>-8<SB POS="POST">N</SB>, триггеры 9<SB POS="POST">1</SB>-9<SB POS="POST">N</SB>, блоки 10<SB POS="POST">1</SB>-10<SB POS="POST">N</SB> контроля на четность, блок 11 формирования сигнала ошибки, вход 12 информации устройства, вход 13 строба устройства, вход 14 контрольных разрядов устройства, выходы 15<SB POS="POST">1</SB>-15<SB POS="POST">N</SB> информации и выход 16 сигнала ошибки устройства, первая и вторая группы 17, 23 мультиплексоров, (N+1)-й элемент ИЛИ 18, формирователь 19 импульсов, группы 20<SB POS="POST">1</SB>-20<SB POS="POST">N</SB> элементов И, группа 21 узлов коммутации, группа 22 формирователей импульсов, группа 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И 25, 26, 29, блок 27 индикации, генератор 28 импульсов, счетчик 30. С помощью двух групп 17, 23 мультиплексоров на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24 осуществляется сравнение содержимого выходных регистров 8<SB POS="POST">1</SB>-8<SB POS="POST">N</SB>, управляющего работой узлов коммутации группы 21, с сигналами на выходах этих узлов. Таким образом контролируется работа узлов коммутации группы 21. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 06 F 11/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ,СВИДЕТЕЛЬСТВУ (61) 1091211 (21) 4644134/24-24 (22) 30.01.89 (46) 23,12.90. Бюл. N. 47 (72) С.Л.Мартиросян, Ф,Н.Карпов, Ю.А.Свистельников и С,П.Гончаренко (53) 681,3(088.8) (56) Авторское свидетельство СССР

М 1091211, кл, 6 06 F 11/08, 1983.

„„5Ы„„1615723 А2 (54) УСТРОЙСТВО ДЛЯ ОбНАРУЖЕНИЯ

ОШИБОК ПРИ ПЕРЕДАЧЕ КОДОВ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в системах контроля цифровых вычислительных устройств. Цель изобретения — расширение функциональных возможностей устройства путем обеспечения возможности контроля коммутирующих устройств. Устройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, блоки 4 и 5 контроля по модулю два, дешифратор 6, элементы ИЛИ 71-7>, выходные регистры 81 — 8n триггеры 91-9П блоки 101-10п контроля на четность, блок 11 формирования сигнала ошибки, вход 12 информации устройства, выход 13 строба устройства, вход 14 контрольных разрядов устройства, выходы 151 — 15П информации и выход 16 сигнала ошибки устройства, первая 17 и вторая

23 группы мультиплексоров, (и+1)-й элемент

ИЛИ 18, формирователь 19 импульсов, группы 20 -20П элементов И, группа 21 узлов коммутации, группа 22 формирователей импульсов, группа 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И 25, 26 и 29, блок 27 индикации, генератор 28 импульсов, счетчик 30. С помощью двух групп 17 и 23 мультиплексоров на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ .группы 24 осуществляется сравнение содержимого выходных регистров 8>-8п, управляющего работой узлов коммутации группы 21, с сигналами на выходах этих узлов. Таким образом контролируется работа узлов коммутации группы 21. 1 ил, 40!

Изобретение относится к цифровой вычислительной технике, может быть исполь зовано в системах контроля цифровых вычислительных устройств и является усовершенствованием изобретения по авт.св.

М 1091211.

Цель изобретения — расширение функциональных возможностей устройства путем обеспечения возможности контроля коммути рующих устройств, На чертеже показана функциональная схема устройства, Устройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3, управления параллельной записью, блоки

; 4 — 5 контроля по модулю два, дешифратор 6, :, элементы ИЛИ 71 — 7П, выходные регистры

81 — 8ni триггеры 91 — 9n, блоки "01 — "0n конт:, роля на четность, блок 11 формирования сигнала ошибки, вход 12 информации уст ройства, вход 13 строба устройства, вход 14 контрольных разрядов устройства, выходы

151 — 15п информации и выход 16 сигнала ошибки устройства, первую группу 17 мультиплексоров, (n+1)-й элемент ИЛИ 18, формирователь 19 импульсов, группы 201-20л элементов И, группу 21 узлов коммутации, группу 22 формирователей импульсов, вторую группу 23 мультиплексоров, группу 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый

25 и второй 26 элементы И, блок 27 индикации, генератор 28 импульсов, третий элемент И 29, счетчик 30, установочный вход 31 устройства, группу 32 информационных входов устройства, выход 33 неисправности узлов коммутации устройства, Устройство работает следующим образом.

Формирователь 19 предназначен для формирования сигнала запрета, который запрещает работу схемы контроля на время переходных процессов при включении или

*5

35 выключении коммутационных элементов.

Формирователь 19 может быть построен, например, на одновибраторе 155АГ1. В исходное состояние устройство приводитсяпосле подачи сигнала "Сброс" на установочный вход 31. При этом сигнал "Сброс" с выхода блока 3 управления параллельной записи обнуляет входной регистр 2 контрольных разрядов через элементы ИЛИ 71—

7п, выходные регистры 8) — 8n и триггеры

91 — 9n, а также узлы коммутации группы 21.

Одновременно сигнал "Сброс" через элемент ИЛИ 18 поступает на формирователь

19 импульсов, который обеспечивает расширение стробирующего сигнала на время срабатывания коммутационных элементов в узлах коммутации группы 21. С выхода формирователя 19 сигнал поступает на устано- . вочный вход счетчика 30 и на вход элемента

И 26, блокируя выдачу сигнала неисправности на выход 33 устройства и опрос мультиплексоров первой 17 и второй 23 групп на время срабатывания коммутационных элементов, После окончания действия сигнала с формирователя 19 с генератора 28 через элемент И 29 на счетчик 30 начинают поступать счетные импульсы. С выхода счетчика

30 сигналы поступают на управляющие вхо-. ды мультиплексоров групп 17 и 23.

Мультиплексоры первой 17 и второй 23 групп работают параллельно, При изменении кода на выходе счетчика 30 мультиплексоры 171 — 17n и 231 — 23л первой и второй групп последовательно-попарно подключают разряды выходов регистров 8> — 8 и выходов соответствующих формирователей221 — 22П импульсов группы к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24. Сравнение выходных сигналов обеих групп мультиплексоров происходит попарно, т.е. сравниваются выходные сигналы мульти1615723

55 плЕксоров 171, 231 — 17, и 23п первой и второй групп соответственно.

Следовательно, каждая пара мультиплексоров опрашивает соответствующие разряды выходов регистров 81-Зп и выходов формирователей импульсов группы 22122п, на выходах которых при нормальной работе должна присутствовать одинаковая информация, После окончания одного цикла счета счетчик 30 обнуляется, и цикл повторяется.

Таким образом, контроль осуществляется непрерывно до поступления сигналов на установочный вход 31 устройства, вход 13 строба устройства или сигнала ошибки с выхода элемента И 26, Сигнал на выходе 33 устройства формируется в том случае, если на входах одного или нескольких элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ группы 241 — 24 будет присутствовать информация различных уровней, Сигнал неисправности поступает на выход 33 устройства, на элемент И 29 и на блок 27 индикации. При поступлении на вход элемента И 29 сигнала с выхода элемента И 26 запрещается прохождение сигналов с генератора 28 на счетчик 30.

С выхода счетчика 30, а также с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы

241 — 24n сигналы поступают на блок 27 индикации, где происходит определение отказавшего элемента. Информация со счетчика

30 указывает на номер отказавшего коммутационного элемента, а информация с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы

241 — 24n — на номер узла коммутации.

Информация с входа 12 информации и входа 14 контрольных разрядов устройства принимается в регистр 1 и регистр 2 по стробу, поступающему с входа 13 устройства. Состояние регистра 1 контролируется блоками 4 — 5 контроля по модулю два, Каждый из блоков 4-и 5 контролирует один байт информации, причем каждый байт информации поступает в сопровождении своего контрольного разряда, который из регистра

2 подается на соответствующие блоки 4 и 5.

При правильном приеме информации в регистр 1 на выходе блоков 4 и 5 сигнал ошибки не выдается. При возникновении ошибки . на выходах блоков 4 и 5 сигнал ошибки поступает в блок 11 формирования сигнала ошибки. С выхода регистра 1 первый байт информации поступает на информационнае входы регистров 81 — 8п.

Контрольный разряд первого байта информации из регистра 2 поступает на триггеры 91 — 9n. Второй байт информации из регистра 1 поступает на дешифратор 6, причем на информационные входы дешифратора 6 может поступать как весь байт

40 информации, так и часть его (в зависимости:. от количества регистров 81 — 8n). Максимально дешифратор 6, управляемый одним байтом информации, может обеспечивать управление 256 регистрами. Запись информации в регистры 81 — 8, и контрольных разрядов в триггеры 91 — 9п может осуществляться последовательно при адресном режиме и параллельно при обнулении устройства. Элементы ИЛИ 71 — 7п предназначены для обеспечения возможности управления последовательной записью дешифратором 6 и обнуления регистров 81—

8п путем параллельной записи нулей во все регистры при поступлении управляющего сигнала через блок 3 параллельной записи.

При записи информации с входа 12 устройства в регистр 1 первый байт информации в сопровождении контрольного разряда, записанного в регистр 2, поступает в блок 4 контроля по модулю два и на информационные входы регистров 81 — 8, Второй байт информации в сопровождении контрольного разряда поступает в блок 5 контроля по модулю два и дешифратор 6. В зависимости от информации, поступившей во второй байт, возбуждается соответствующий выход дешифратора 6, и управляющий сигнал через соответствующий элемент

ИЛИ 71 — 7n ПОСтуПаЕт На уПраВЛяЮщИЕ ВХОды одного из регистров 81 — 8n и триггеров

91 — 9n, при этом первый байт информации и его контрольный разряд записываются в ( один из регистров 81 — 8п и один из триггеров

91-9п, Информация в каждый из регистров 81—

8„и триггеров 91 — 9„может записываться в любой последовательнос1и, определяемой алгоритмом и информацией, выдаваемой на вход 12 информации устройства.

С выходов регистров 81-8п информация поступает на входы соответствующих блоков 101 — 10п контроля на четность, на вторые входы которых поступает информация с триггеров 91 — 9„. Блоки 101 — 10n осуществляют постоянный контроль за информацией, присутствующей на выходах соответствующих регистров 81-8п и триггера 91 — 9n. В случае возникновения ошибки в одном или нескольких регистрах 81 — 8n блоки 101 †1 формируют сигналы ошибки, С выхода блоков 101 — 10п сигналы ошибки поступают на вторые входы соответствующих элементов групп 201 — 20п, тем самым отключая коммутационные элементы в соответствующих узлах 211 — 21 коммутации группы, а также поступают на блок 11 формирования сигнала ошибки, и на выходе 16 сигнала ошибки устройства формируется сигнал ошибки, С выхода регистров 81 — 8n

1615723

Составитель В,Гречнев

Редактор А,Козориз Техред M.Moðråíòàë Корректор В,Гирняк

Заказ 3988 Тираж 569 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 информация поступает на первые входы элементов И групп 20 — 20> и далее на коммутационные элементы узлов коммутации группы 211 — 21n.

В зависимости от информации, выдаваемой с блоков регистров 8> — 8n, в узлах группы 21 -21 включаются соответствующие коммутационные элементы и сигнаг ы с входов группы 32 — 32n устройства поступают на формирователи группы 22 — 22n, где преобразуются в сигналы логического уровня.

С выхода формирователей группы 221 — 22л сигналы поступают на входы мультиплексоРов втоРой гРУппы 231 — 23n. По сигналУ на входе 13 строба устройства сигнал с выхода формирователя 19 на время срабатывания коммутационных элементов блокирует работу схемы опроса состояний коммутационных элементов, После срабатывания коммутационных элементрв сигнал блокировки снимается и начинается работа схемы опроса аналогично, как было описано при поступлении сигнала на установочный вход

31 устройства.

Формула изобретения

Устройство для обнаружения ошибок п ри передаче кодов по авт.св. N 109121;, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности контроля коммутирующих узлов, в него введены (и+1)-й элемент ИЛИ, формирователь импульсов, генератор тактовых импульсов, три элемента И, счетчик, блок индикации, две группы мультиплексоров, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и групп элементов И, группа узлов коммутации и группа формирователей импульсов, причем разряды выхода каждого I-го выходного регистра соединены с соответствующими разрядами информационного вхо да i-ro мультиплексора первой группы и первыми входами соответствующих элементов И i-й группы (1

40 ля на четкость соединен с вторыми входами всех элементов И i-й группы, выходы которых соединены с соответствующими управляющими входами i-го узла коммутации группы, информационный выход которого соединен с входом I-го формирователя импульсов группы, разряды выхода каждого формирователя импульсов группь соединены с соответствующими разрядами информационного входа соответствующего мультиплексора второй группы, выходы i-x мультиплексоров первой и второй групп соединены соответственно с первым и вторым входами i-ro элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ группы, выход которого соединен с соответствующим входом первого элемента

И и соответствующим разрядом информационного входа блока индикации,, вь,ход первого элемента И соединен с первым входом второго элемента И, выход которого является выходом неисправности узлов коммутации устройства и соединен с тактовым входом блока индикации и первым.входом третьего элемен-à "Yi, выход которого соединен со счетным входом счетчика, информационный выход которого соединен с адресными входами блока индикации и мультиплексоров первой и второй групп, выход; енератора тактовых импульсов соединен с вторым входом третьего элемента И, вход строба устройства подключен x -.ервому входу (n+1)-го элемента ИЛИ, выход которого через формирователь импульсов соединен с установочным входом счетчика и вторым входом второго элемента И, выход блока управления параллельной записью соединен с установочными входами входного регистра и регистра контрольных разрядов и вторым входом (и+1)-ro элемента ИЛИ, информационные входы узлов коммутации групп образуют группу информационных входов устройства, установочный вход блока управления параллельной записи является установочным входом устройства.