Оперативное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть применено при построении оперативных запоминающих устройств данных большой емкости, не занимающих места в адресном пространстве используемой ЭВМ. Целью изобретения является повышение быстродействия устройства. Устройство содержит элемент ИЛИ, дешифратор, регистр состояния, коммутатор, первый и второй реверсивные считчики, блок памяти. Повышение быстродействия устройства в режиме считывания и постраничного копирования достигается введением коммутатора и двух реверсивных последовательно соединенных счетчиков, обеспечивающих автоматическое инкрементирование/декрементирование и программную установку адреса выборки из блока памяти. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ф (s>)s (3 11 С 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

АЯ Яьл

ОПИСАНИЕ ИЗОЬРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4497419/24-24 (22) 28.09.88. (46) 23.12.90. Бюл. N 47 (71) Тихоокеанский океанологический институт Дальневосточного стделения АН

СССР (72) А.И. Мягких и А.А. Жучков (53) 681,327.6(088.8} (56) Коффрон Дж., Лонг В. Расширение микропроцессорных систем. M.: Машиностроение, 1987, с. 46- 49, рис. 2,18.

Патент США М 4346441, кл. G 06 F 13/06, опублик. 1983. (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть применено при

Изобретение относится к вычислительной технике и может быть применено при построении оперативных запоминающих устройств данных большой емкости, не запоминающих места в адресном пространстве используемой ЭВМ.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена схема оперативного запоминающего устройства.

Устройство содержит элемент ИЛИ 1, дешифратор 2, регистр 3 состояния, коммутатор 4, реверсивные счетчики 5 и 6, блок 7 памяти. На чертеже также показан процессор 8 с шинами данных 9, адреса 10 и управления 11 и обозначены сигналы: "Выдача" 12, "Выборка" 13, "Чтение/запись" 14, "Прием" 15, "Внешнее управление адресом" 16, "Системный инкремент/декремент" — 17, "Запись в счетчик" 18 и 19.

„„Я „„1615803 А1 построении оперативных запоминающих устройств данных большой емкости, не занимающих места в адресном пространстве используемой ЭВМ. Целью изобретения является повышение быстродействия устройства. Устройство содержит элемент ИЛИ, Дешифратор, регистр состояния, коммутатор, первый и второй реверсивный счетчики, блок памяти. Повышение быстродействия устройства в режимах считывания и постраничного копирования достигается введением коммутатора и двух реверсив- З ных последовательно соединенных счетчиков, обеспечивающих автоматическое инкрементирование/декрементирование и ( программную установку адреса выборки из блока памяти. 1 ил.

Устройство работает следующим образом, Чтобы занести в память массив данных, процессор 8 заносит по шине данных в счетчик 6 (страниц памяти) номер страницы, на которой будет находиться начало массива, а в счетчик 5 — номер слова на данной странице, начиная с которого будут размещены данные. После этого в регистр 3 состояния засылается код, одному из разрядов которого(для определенности — старшему) присваивается значение логической единицы, чем устанавливается режим сложения для счетчиков 5 и 6, а остальные разряды регистра 3 определяют режим коммутации на счетные входы счетчиков 5 и 6 сигнала 12 "Выдача" с дешифратора 2. Поступление информации по шине 9 данных в блок 7 памяти стробируется сигналом 12 "Выдача", который через элемент ИЛИ 1 производит выборку памяти по входу 13. На входе 14 при этом присутствует сигнал "Запись". Информация заносится в память и восходящим фронтом сигнала с выхода коммутатора 4 происходит инкрементация содержимого адресного регистра памяти, образованного счетчиками 5 и 6, так что следующая запись данных будет произведена в ячейку с адресом, увеличенным на единицу.

Таким образом, выдача информации процессором по одному и тому же адресу, определяемому дешифратором 2, приводит к размещению массива данных в определенной области блока 7 памяти. Считывание информации производится аналогично с той лишь разницей, что код младших разрядов на выходе регистра 3 состояния устанавливается таким, что на выходе коммутатора появляется сигнал 15 "Прием", а на выходе 14 блока 7 памяти присутствует сигнал "Чтение". Выборка памяти производится в этом случае сигналом 15 "Прием", поступающим на вход l3 блока 7 памяти через элемент ИЛ И 1. Переключение адреса памяти можно также производить другими сигналами 16 (в том числе и системным сигналом 17, выделяемым дешифратором 2 (адреса микропроцессорной системы), устанавливая соответствующие коды в регистре 3 состояния, Занесение и считывание информации возможно также в режиме декрементации адресного регистра, образованного счетчиамй " и 6. В этом случае в начале процедуры в счетчики 5 и 6 заносятся координаты не начала, а конца массива данных, а в старший разряд кода регистра 3 состояния — логический нуль.

Организация магазинной памяти (" первый вошел — последний вышел" ) возможна, если массив данных записывается в режиме инкрементации адреса памяти, а считывается, начиная с последнего слова, в режиме декрементации адреса (или наоборот, записан с декрементом, а считывается с инкрементом).

Копирование информации или чтение, обработка и перенос данных со страницы на страницу производится при установлении режима "Запись с инкрементом" в регистре

3 состояния, следом счетчик 5 обнуляется, а в счетчике 6 устанавливается номер страницы-источника. После этого выполняется процедура чтения (и, возможно, обработки), в счетчик 6 заносится номер страницы-приемника и выполняется процедура записи, 5

50 сразу по окончании которой автоматически происходит инкрементация адреса памяти, Затем в счетчик 6 снова заносится номер страницы-источника и . роцедура повторяется до окончания страницы (или массива данных), Формула изобретения

Оперативное запоминающее устройство, содержащее блок памяти,информационные входы выходы которого являются информационными входами-выходами устройства и соединены с информационными входами регистра состояния, синхровход которого подключен к первому выходу дешифратора, управляющий вход которого является первым управляющим входам устройства, информационные входы дешифратора являются адресными входами устройства, второй и третий выходы дешифратора соединены с входами элемента ИЛИ, выход которого подключен к входу выборки блока памяти, вход записи-считывания которого является вторым управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены коммутатор, первый и второй реверсивные счетчики, причем информационные входы реверствных счетчиков подкл:,очены к информационным входам выходам устройства, выходы первого и второго реверсивных счетчиков со единены с адресными входами соответственно слов и страниц блока памяти, управляющие входы коммутатора подключены к выходам регистра состояния, выход которого соединен входами направления счета реверсивных счетчиков, синхровходы которых подключены к выходу коммутатора, первый, второй и третий информационные входы которого соединены соответственно со вторым, третьим и четвертым выходами дешифратора, пятый и шестой выходы которого подключены к входам записи соответственно первого и второго реверсивных счетчиков, входы сброса которых соединены с седьмым выходом дешифратора, выход переноса первого реверсивного счетчика подключен к входу переноса второго реверсивного счетчика, информационные входы группы коммутатора являются входами внешнего управления адресом устройства, 1615803

Составитель О. Исаев

Техред M. Моргентал Корректор А, Обручар

Редактор Л, Зайцева

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3992 Тираж 486 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5