Резервированная вычислительная система
Изобретение относится к вычислительной технике и может быть использовано для построения контроллеров повышенной надежности . Цель изобретения - повышение надежности за счет увеличения допустимого времени рассинхронизации. Система содержит триггеры 1 состояния, элементы ИЛИ 2, дешифраторы 4 адреса, блок 5 управления выводом, блок 6 реконфигурации. 4 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (sl}s G 06 F 15/16,11/20
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР ь г 1 1.ч„-:::..„
СУ)С,1. . .Ф. лк;;
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4644400/24 (22) 09.02.89 (46) 30.01.91. Бюл, N. 4 (75) Ю.В,Грецкий (53) 681,32 (088.8} (56) Авторское свидетельство СССР
N. 1101827, кл, G 06 F 15/16, 1984.
Авторское свидетельство СССР
N. 1089771, кл. G 06 F 11/20, 1984, „„ Й2„„1624470 А1 (54) РЕЗЕ РВИРОВАН НАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение относится к вычислительной технике и может быть использовано для построения контроллеров повышенной надежности. Цель изобретения — повышение надежности за счет увеличения допустимого времени рассинхронизации. Система содержит триггеры 1 состояния, элементы
ИЛИ 2, дешифраторы 4 адреса, блок 5 управления выводом, блок 6 реконфигурации.
4 ил.
1624470
Изобретение относится к вычислительной технике и может использова1ься для построен; он гроллеров повышенной надежности. 4ель изобретения — повышение надеж- 5 ности за счет увеличения допустимого времени рассинхронизации.
На фиг,1 представлена структурная схема многопроцессорной системы; на фиг.2— структурная схема блока реконфигурации, 10 на Лногопрпцессорная сис4ема (фиг.1) со держит триггеры 14, ..., 1н состояния, эле- 15 менты 21... 2I ИЛИ, вычислительные блоки 31, ., Зн, дешифраторы 41, ..., 4н адреса, блок 5 управления выводом, блок 6 реконфигурации. блок 6 реконфигурации (фиг.2) содержит мажоритарный блок 7, триггер 8 20 фиксации сбоя, счетчик 9 обоев, триггер 10 фиксации ошибки, элемент 11 ИЛИ, блок 12 п.змяти, реI истр 13 номера триады, элементы 141, 14>, 14з задержки, блок 5 управления выводом (фиг.З) содержит одновибраторы 25 15. 16 и узел 17 памяти, мажоритарный блок i (фиг.4) содержит шифратор 18, коммутаторы ",9>, ..., 19к и узлы 201-20г, памяти, где р— разряд>4оcI>; ма>истралей блоков 3; Н = 2 . к Для обеспечения режима повышенной 30 i,,остонернос,и выдаваемой инфор>акации в системе p:>.àëèçóåòñÿ принцип голосова:4ия " иэ 3, при этом незадействованные блоки чаходч,сч н отключенно>л остоянии. Сис гем;4 работает следую>цим образо>л. 35 После формирования триады акгаевн.>х блоков 3 с пульта с помощью установки гос ветстнуюи,их триггеров 1, блоки 3 проводят процедуру начальной загрузки и на 4инают выполчя:„проl раммы, записан- 10 ные г, ПЗУ, При обраще: ии к стратегически важч>чм уст! cI",ïâàì дешифраторы 4 преобра.-,уют адрес н си нал "Не готовности", ко-орь и поступает > а нход ожидания блоков 3, актинных 4 данном цикле упр; нления 45 ко-,c,рые ныда>от c>l>нал "О кидание" на вход блока 5. При совпадении более половины этих си налсч запускаетсч одновибратор 15, а через максимальное нремч рассинхронизэции Тя или после совпадения сигналов 50 "Ожидание як ив>4ых блоков 3 на нре>ля голосования Т,, запускаегся одновибрзтор 16 после .рихода сигнала "Сброс" со второго выхода узла 17 на одноименный вход одчовибратора 15, На время Т, блок 6 ста- 55 новится активны>л, при э4ом одновременно на врел я голосэначия дешифраторы 4 переводятся си >4эли>л А н неа> тинное состояние и блоки 3 :а:,.рь аю1 цикл выдачи одного сообщенич, Агреi: II да> ныа мажарируютсч в блоке 7, реализованном на блоках памяти, и поступают с необходимыми задержками на магистраль внешних устройств. Задержки реализуются и поэтому не показаны. Блок 7, кроме того, выдает строб ошибки, который фиксируется в триггере 8, по стробу ошибки также с задержкой в регистр 10 записывается номер неисправного блока 3. Счетчик 9 переполняется после двух импульсов от триггера 8, т.е. если в двух подряд циклах вывода появпяются сбои, при этом соответствующий блок 3 считается отказавшим. Когда активные блоки 3 выдают сигнал 4 — "Конец вывода", блок 12, выполняющий функции адаптации к сбоям, формирует соответствующие сигналы: через элементы 14 и 142 соответственно сброс триггера 8 и счетчика 9, если не было отказа и сбоя — запись по задержанному с помошью элемента 14 сигналу "Конец вывода кода" в регистр 13 для выбора новой триады блоков 3 в случае конфигурации и если в запас еще есть блоки 3. Если в запасе блоков 3 нет, реконфигурация не производится. Если был сбой или отказ с реконфигурацией, то блок 12 выдает сигн.Iï "Сброс" по линии сбой. Сигнал "Отказ" фиксируется в соответствующем триггере 1н и отказавший блок может начать работу лишь после команды с пульта и при очередной реконфигурации. Через блок 7 ошибочная информация пройдет на выход системы при ошибке в двух блоках 3 одновременно в одних и тех же разрядах, Во время вывода фиксируется последняя из обнаруженных ошибок и соответствующий блок 3 считается неисправным. Ввод информации осуществляется параллельно, при этом голосуется информация только на адресной шине, а реконфигурация не производится. Обработка информации происходит независимо в каждом активном вычислительном блоке 3, Для любой м>4огопроцессорной системы с воэможностью реконфигурации выпол> яется соотношение Р РР Р>4, где P — вероятность безотказной работы; Рр и Р, — вероятности безотказной работы резервированной и нерезервированной частей сис — åìû. При этом для кратностей резернинзнания больше четырех величина Рр прак ически не влияет на прирост надежности. поэтому не целесообразно применять резервирования большей кратности, Кроме того, минимизация нерезервированной части аппаратуры вносит основной вклад в повышение надежности и следовательно высокой достовернос1и функционирования. 1624470 пер Пфlады Блоки памяти, реализующие комбинационные функции, легко резервируются одним иэ известных способов пассивного резервирования, кодирование в них информацией с защитой от ошибок дополнитель- 5 но повышает достоверность их работы. В данной системе использованы реализованные на блоках памяти мажоритарные блоки, что позволило использовать только один регистр номера триады. Голосование 10 информации во время обмена с заданным множеством внешних устройств избавляет оТ необходимости разработки общего генератора синхроимпульсов и позволяет эффективно испольэовать вычислительную 15 мощность системы. Формула изобретения Резервированная вычислительная система, содержащая Н вычислительных бло- 20 ков (Н вЂ” кратность резервирования) и блок реконфигурации, причем информационные выходы I-го (! = 1,Н) вычислительного блока соединены с входами I-й группы информационных входов блока реконфигурации, о т- 25 л ичающаяс я тем,что,сцельюповышения надежности за счет увеличения допустимого времени рассинхронизации, в нее введены Н трип еров состояния, Н элементов ИЛИ, Н дешифраторов адреса, и блок 30 управления выводом, 1-й вход запуска системы соединен с входом установки в "1" 1-ro (I = 1,Н) триггера состояния, выход которого соединен с I-м входом первой группы управляющих входов блока реконфигурации, информационные выходы первой группы которого соединены с и формационными входами вычислительных блоков и выходами системы, выход I-ro триггера состояния соединен с первым входом I-го элемента ИЛИ, выход которого соединен с входом начальной установки i-ro вычислительного блока. адресные выходы которого соединены c. информационными входами i-ro дешифратора адреса, первый выход которого соединен с 1-м входом второй группы управляющих входов блока реконфигурации, информационные выходы второй группы которого соединены с входами первой группы блока управления выводом, выход которого соединен с входом запуска блока управления выводом, выход которого соединен с входом запуска блока реконфигурации и входами сброса дешифраторов адреса, второй выход I-го дешифратора адреса соединен с входом готовности i-ro вычислительного блока, выход признака ожидания которого соединен с I-м входом второй группы входов блока управления выводом, I-й выход группы выходов признаков отказа блока реконфигурации соединен с входом синхронизации I-го триггера состояния, 0вход которого соединен с шиной лог. "0" устройства, выход признака сбоя блока реконфигурации соединен с вторыми входами элементов Vl Ill. 1624470 Фиг. 3 Рог,а яд Наиер Фиг. 4 Редактор А.Долинич Корректор H.Ðåâñêàÿ Заказ 191 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 11Э035, Москва, Ж-35, Раушская наб„4/5 Производственно-издательский комбинат "Гатент", r ужгород, ул.Гагарина, 101 Юа ер триады leaf Н Ст,ааа ашика,о Составитель А,Чеканов Техред М.Моргентал
