Устройство для передачи и приема дискретной информации

 

Изобретение относится к радиотехнике. Цель изобретения - повышение пропускной способности канала связи путем увеличения коэффициента сжатия. Устр-во содержит на передающей стороне тактовый генератор, делитель частоты, три линии задержки , два D-триггера, одиннадцать элементов И, два элемента ИЛИ, преобразователь уровня и смеситель, а на приемной стороне выделитель тактовой частоты , четыре линии задержки, умножитель частоты, три инвертора, двенадцать элементов И, четыре элемента ИЛИ и три D-триггера . Повышение пропускной способности достигается в реультате преобразования двоичного сигнала в многопозиционный сигнал с двукратным увеличением длительности формируемых импульсов. На приемной стороне многопозиционный сигнал преобразуется в двоичный и восстанавливается исходная двоичная последовательность . 4 ил. Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (siis Н 04 L 25/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4651749/09 (22) 22.12.88 (46) 30.04.91, Бюл. М 16 (71) Институт технической кибернетики

АН БССР (72) Г.Я. Панченко (53) 621.394.6 (088.8) (56) Патент США М 3679977, кл. 325,42, 1972. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к радиотехнике.

Цель изобретения — повышение пропускной способности канала связи путем увеличения коэффициента сжатия. Устр-во содержит на передающей стороне тактовый

Изобретение относится к радиотехнике и может быть использовано в системах передачи информации.

Цель изобретения — повышение пропускной способности канала связи путем увеличения коэффициента сжатия.

На фиг. 1 приведена структурная схема передающей стороны предложенного устройства; на фиг, 2 — приемной стороны предложенного устройства; на фиг. 3 и фиг. 4— временные диаграммы работы устройства.

Устройство для передачи и приема дискретной информации содержит на передающей стороне тактовый генератор 1, первую, вторую и третью линии 2 — 4 задержки, делитель 5 частоты, первый и второй инверторы 6 и 7, первый и второй 0-триггеры 8 и 9, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, деся„, Ы„, 1646068 А1 генератор, делитель частоты, три линии задержки, два 0 — триггера, одиннадцать элементов И, два элемента ИЛИ, преобразователь уровня и смеситель, а на приемной стороне выделитель тактовой частоты, четыре линии задержки, умножитель частоты, три инвертора, двенадцать элементов И, четыре элемента ИЛИ и три 0-триггера. Повышение пропускной способности достигается в реультате преобразования двоичного сигнала в многопозиционный сигнал с двукратным увеличением длительности формируемых импульсов, На приемной стороне многопозиционный сигнал преобразуется в двоичный и восстанавливается исходная двоичная последовательность. 4 ил. тый и одиннадцатый элементы И 10 — 20, элемент запрета 21, сумматор 22 по модулю два, Т вЂ” триггер 23, первый и второй элементы ИЛИ 24 и 25, преобразователь 26 уровня и смеситель 27, а на приемной стороне— первый и второй детекторы 28 и 29 импульсов, выделитель 30 тактовой частоты, преобразователь 31 уровня, первую, вторую, третью и четвертую линии 32 — 35 задержки, умножитель 36 частоты, первый, второй и третий инверторы 37 — 39, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый. одиннадцатый и двенадцатый элементы И 40 — 51, первый, второй и третий 0-триггеры 52 — 54 и первый, второй, третий и четвертый элементы

ИЛИ 55 — 58.

Устройство работает следующим образом.

1646068

На передающей стороне устройства исходная двоичная последовательность с длительностью импульсов Ti/2 в тактовом интервале Т>, следующих с номинальной тактовой частотой F> = 1/Т>, поступает от источника (не указанного на чертеже) информации, синхронизируемого с помощью тактового генератора 1, к 0 — входам D — триггеров 8 и 9 и записывается в них соответственно с помощью прямой (фиг. 3, в) и инвертированной (фиг. 3, в ) последовательностей тактовых импульсов с длительностью Tz/2 в тактовом интервале Tz = 2T>, следующих с номинальной тактовой частотой Fz = 1/Tz = 1/2Ti = Е1/2, которые поступают с выхода делителя 5 частоты и инвертора 5, вход которого подключен к вы. ходу делителя 5 частоты, причем вход делителя 5 частоты через линию 2 задержки на величину T1/4 (фиг. 3, б1) соединен с выходом тактового генератора 1 (фиг. 3, б), в результате чего каждая последовательная пара символов("10", "01", "11") преобразовывается на выходе D òðèããåðîâ 8 и 9 в соответствующую параллельную комбинацию из двух двоичных символов с длительностью импульсов Tz (фиг, 3, г, д), а комбинации "00" передаются нулевыми символами с длительностью Tz.

С прямых выходов D — триггеров 8 и 9 сигналы (фиг. 3, г, д) через элемент запрета

21 и непосредственно поступают на входы сумматора 22 по модулю два, а также поступают непосредственно на входы элемента

И 19, выход которого соединен с запрещающим входом элемента запрета 21, B моменты поступления комбинации

"10" и "01" элемент И 19 не срабатывает и не закрывает элемент запрета 21, вследствие чего сигналы с прямых выходов 0 — триггеров 8 и 9 поступают на входы сумматора

22, с выхода которого сформированный сигнал поступает на первый вход элемента И . 20, на второй вход которого подается инвертированная последовательность тактовых импульсов (фиг. 3, в ), что обеспечивает срабатывание элемента И 20 при каждом появлении единичного сигнала на выходе сумматора 22. При этом с выхода элемента

И 20 сигнал поступает на входы Т вЂ” триггера

23 со счетным входом и вызывает переключение последнего из одного устойчивого состояния в другое.

При появлении комбинации "11" элемент И 19 срабатывает и единичным потенциалом со своего выхода закрывает элемент запрета 21, что обеспечивает срабатывание сумматора 22 и в данном случае, так как на его входы при этом поступают соответственно двоичные символы "0" и "1", в резуиь5

55 тате чего на выходе Т вЂ” триггера 23 обеспечивается формирование прямого (фиг. 3, е) и инвертированного (фиг. 3, е1) управляющих сигналов, необходимых для управления изменением полярности каждого последующего импульса суммарного четырехпозиционного сигнала на обратную по отношению к полярности предыдущего, что осуществляется следующим образом.

При поступлении комбинаций "10" на входы элемента И 10 поступают соответственно информационные сигналы с прямого выхода 0 — триггера 8 (фиг, 3, г) через линию задержки 3 на величину Tz/2 = T> (фиг. 3, г1), а с инверсного выхода 0 — триггера 9 (фиг, 3, д ) непосредственно, и инвертированная последовательность тактовых импульсов (фиг. 3, в ), в результате чего на выходе элемента И 10 формируются импульсы с длительностью Tz/2 в первой половине тактового интервала Т, В моменты появления комбинаций "01" на,входы элемента И 11 поступают соответственно информационные сигналы с прямого выхода D — триггера 8 (фиг. 3, г) через последовательно соединенные линию 3 задержки (фиг. 2, г1) и инвертор 7 (фиг. 3, rz), а с прямого выхода D — триггера 9 — непосредственно, и последовательность тактовых импульсов с выхода делителя 5 частоты (фиг. 3, в), в результате чего на выходе элемента И 11 формируются импульсы с длительностью Tz/2 во второй половине тактового интервала Tz.

При появлении комбинаций "11" на входы элемента И 12 поступают соответственно информационные сигналы с прямых выходов б-триггеров 8 и 9 через линию 3 задержки (фиг, 3, г ) и непосредственно (фиг. 3, д) и инвертированная последовательность тактовых импульсов (фиг, 3, в1), задержанная с помощью линии 4 задержки на величину Tz/4 (фиг. 3. вг), в результате чего на выходе элемента И 12 формируются импульсы с длительностью Т /2, передние фронты которых сдвинуты на величину Tz/4 по отношению к началу тактового интервала

Tz, причем комбинации "00" передаются нулевыми символами с длительностью Tz.

Импульсы с длительностью Tz/2, сформированные с помощью элементов И 10—

12, поступают соответственно с их выходов на первые входы элементов И 13 и 14, элементов И 15 и 16 и элементов И 17 и 18, причем на вторые входы элементов И 134, 15 и 17 поступает управляющий сигнал с прямого выхода Т вЂ” триггера 23 (фиг. 3, е), а на вторые входы элементов И 14, 16 и 18 — с инверсного (фиг. 3, е ). При этом сигналы с выходов элементов И 13,15 и 17 поступают

1646068 на входы элемента ИЛИ 24, а с выходов элементов И 14, 16 и 18- на входы элемента

ИЛИ 25, в результате чего на выходах элементов ИЛИ 24 и 25 формируются две равнозначные последовательности нечетных (фиг. З,ж) и четных (фиг. 3,з) единичных символов с длительностью импульсов Т2.

С выхода элемента ИЛИ 24 последовательность нечетных единичных символов (фиг. 3, ж) непосредственно, а с выхода элемента ИЛИ 25 последовательность четных единичных символов (фиг, 3. з) — через преобразователь 26 уровня, обеспечивающий преобразование положительных импульсов (фиг. 3, з) в отрицательные(фиг. 3, з1), поступают к входам смесителя 27, на выходе которого формируется разнополярный четырехпозиционный сигнал с чередованием полярностей импульсов с длительностью

Т2/2, не содержащий постоянной составляющей (фиг. 3, и), который передается по каналу связи с номинальной тактовой частотой Е .

На приемной стороне четырехпозиционный сигнал с длительностью импульсов

Т /2 (фиг. 4, и1) поступает на вход выделителя 30 тактовой частоты 30 и на входы детекторов 28 и 29 импульсов, с помощью которых входной разнополярный сигнал разделяется соответственно на последовательности положительных (фиг. 4, ж) и отрицательных (фиг. 4, з1) импульсов.

Затем последовательность положительных импульсов с выхода детектора 28 непосредственно (фиг. 4, ж). а последовательность отрицательных импульсов с выхода детектора 29 — через преобразователь 31 уровня, обеспечивающий преобразование отрица гельных импульсов (фиг. 4, з1) в положительные (фиг, 4, з), поступают к входам элемента ИЛИ 57, сформированный однополярный сигнал с выхода которого(фиг. 4, к) на первые входы элементов И 43 — 45 поступает непосредственно, а на входы линий задержки 32 и 33 на величину задержек соответственно T2/2 (фиг. 4, л2) и Т2/4 (фиг. 4, лз) — через инвертор 39 (фиг. 4, л1).

С выхода выделителя 30 последовательность тактовых импульсов (фиг, 4, м) поступает к первым входам элементов И 40 и 42, вторые входы которых непосредственно и через инвертор 38 (фиг. 4, н1) подключены к выходу умножителя 36 частоты на 2 (фиг. 4, н), соединенному также с входом элемента И 41, другой вход которого через инвертор 37(фиг. 4, м2) подключен к выходу

ВТЧ (фиг. 4, м), в результате чего на выходах элементов И 40 — 42 формируются соответственно последовательности тактовых и пульсов с длительностью Tz/4, передние фронты которых совпадают соответственно с передними фронтами входных импульсов, поступающих с выхода элемента ИЛИ 57

5 (фиг. 4, к) на первые входы элементов И

43 — 45 и совпадающих соответственно с началом (фиг. 4, о1) и с серединой (фиг. 4, о2) тактового интервала Т2 и сдвинутых по отношению к его началу на величину Тр/4

10 (фиг. 4, оз).

С выхода линий 32 и 33 задержки сигналы (фиг. 4, лг, лз) поступают соответственно на вторые входы элементов И 44 и 45, причем на второй вход элемента И 43 и на

15 третьи входы элементов И 44 и 45 поступают соответственно последовательности тактовых импульсов с длительностью Т2/4, сформированные соответственно на выходах элементов И 40 — 42 (фиг. 4, о1, ог. оз).

20 В результате суммирования входных сигналов, поступающих на входы элементов

И 43 — 45, совместно с последовательностями тактовых импульсов с длительностью

Тг/4 (фиг. 4, о1, о2, оз) обеспечивается соот25 ветственно разделение информационных сигналов по временному положению импульсов в тактовом интервале Тр и формирование на их выходах (фиг. 4, п1, гц, пз) импульсов с длительностью T2/4, отобража30 ющих соответственно комбинации из двух двоичных символов "10", "01" и "11" на передающей стороне, которые поступают соответственно на 0 — входы 0 — триггеров 52—

54, на синхровходы которых поступают со35 ответственно прямая (фиг, 4. м), инвертированная (фиг, 4, мг) и прямая со сдвигом на величину Тг/4 (фиг. 4, м1) последовательности тактовых импульсов, что обеспечивает соответственно запись входных сигналов в

40 D-триггеры 52- 54 и формирование на их прямых (фиг. 4, pt, рр, рз) и инверсных (фиг, 4, р11, р22, p33) выходах импульсов с длительностью Тг, поступающих на соответствующие входы элементов И 46 — 48, 45 При этом на первые входы элементов

И 46 — 48 сигналы поступают соответственно с прямых выходов D — триггеров 52—

54 (фиг. 4, р1, р, рз), причем второй и третий входы элемента И 46 подключены к ин50 версным входам 0 — триггеров 53 и 54 (фиг. 4, pz2, рзз), второй и третий входы элемента И 47 соединены с инверсными выходами 0-триггеров 52 и 54 (фиг. 4, р11, paa), а второй и третий входы элемента И 48

55 подключены к инверсным выходам 0 — триггеров 52 и 53 (фиг. 4, р11, р22), С вых<ща элементов И 46 и 47 сигналы поступают соответственно к первым входам элементов ИЛИ 55 и 56, на вторые входы которых подается сигнал с выхода элемента

1646068

55

И 48, причем с выхода элемента ИЛИ 55 и

56 сигналы поступают соответственно к первым входам элементов И 49 и 50, на вторые входы которых поступает инвертированная последовательность тактовых импульсов с длительностью Ту/2 (фиг. 4, мг), в результате чего на выходах элементов И 49 и 50 (фиг. 4, с. т) формируются соответствующие параллельные комбийации из двух двоичных символов с длительностью импульсов Tz/2, которые с их выходов (фиг. 4, с, т) непосредственно и через линию задержки 35 на величину Тг/2 - Т1 (фиг. 4, т1) поступают к входам элемента

ИЛИ 58, сигнал с выхода которого (фиг. 4, у) поступает к первому входу элемента И 51, к второму входу которого с выхода умножите° ля 36 частоты на "2" (фиг. 4, н) поступает последовательность тактовых импульсов с длительностью T>/2, следующих с номинальной тактовой частотой F>, подаваемая также к синхровходу приемника информации (не указан на чертеже), вследствие чего на выходе элемента И 51 формируется восстановленная исходная двоичная последовательность (фиг. 4, а ), Формула изобретения

Устройство для передачи и приема дискретной информации, содержащее на передающей стороне тактовый генератор, первую и вторую линии задержки, делитель частоты, первый и второй инверторы, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы И и первый элемент ИЛИ, а на приемной стороне — выделитель тактовой частоты, первый, второй и третий инверторы, умножитель частоты, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И и первый и второй элементы ИЛИ, о т л и ч аю щ е е с я тем, что, с целью повышения пропускной способности канала связи пу.тем увеличения коэффициента сжатия, в него введены на передающей стороне первый и второй О-триггеры, третья линия задержки, сумматор по модулю два, Т-триггер, второй элемент ИЛИ, преобразователь уровня, смеситель и элемент запрета, выход которого соединен с первым входом сумматора по модулю два, выход которого соединен с первым входом одиннадцатого элемента И, выход которого соединен со счетным входом

Т-триггера, единичный выход которого подключен к первым входам четвертого, шестого и восьмого элементов И, выходы которых соединены с входами первОгО элемента

ИЛИ, выход которого подключен к первому входу смесителя, второй вход которого подключен к выходу преобразователя уровня, 5

45 вход которого подключен к выходу второго элемента ИЛИ, входы которого соединены с выходами пятого. седьмого и девятого элементов И, первые входы которых соединены с инверсным выходом Т-триггера, выход тактового генератора через первую линию задержки соединен с входом делителя частоты, выход которого соединен с С-входом первого О-триггера, с первым входом второго элемента И и с входом первого инвертора, выход которого соединен с входом третьей линии задержки, с первым входом первого элемента И, с вторым входом одиннадцатого элемента И и с С-входом второго

D — триггера, 0-вход которого соединен с 0входом первого 0 — триггера, выход которого соединен с входом второй линии задержки, с первым входом десятого элемента И и с единичным входом элемента запрета, инверсный вход которого подключен к выходу десятого элемента И, второй вход которого подключен к второму входу второго элемента И, к второму входу сумматора по модулю два, к второму входу третьего элемента И и к единичному выходу второго 0 — триггера, инверсный выход которого соединен с вторым входом первого элемента И, третий вход которого подключен к выходу второй линии задержки, к третьему входу третьего элемента И и к входу второго инвертора, выход которого соединен с третьим входом второго элемента И, выход которого соединен с вторыми входами шестого и седьмого элементов И, выход третьей линии задержки соединен с первым входом третьего элемента И, выход которого подключен к вторым входам восьмого и девятого элементов И, выход первого элемента И соединен с вторыми входами четвертого и пятого элементов И, а на приемной стороне введены первый и второй детекторы импульсов, первая, вторая, третья и четвертая линии задержки, первый, второй и третий D — триггеры, третий и четвертый элементы ИЛИ, десятый, одиннадцатый и двенадцатый элементы И и преобразователь уровня, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом первого детектора импульсов, вход которого соединен с входом второго детектора импульсов и с входом выделителя тактовой частоты, выход которого подключен к первому входу первого элемента И и

С-входу первого D-триггера, к- первому входу третьего элемента И, к входу третьей линии задержки, к входу умножителя частоты и к входу первого инвертора, выход которого соединен с первым входом второго элемента И, с С-входом второго 0-триггера и с первыми входами десятого и одиннадцатого

1646068

10 элементов И, вторые входы которых подключены к выходам соответственно первого и второго элементов ИЛИ, первые входы которых соединены с выходами соответственно седьмого и восьмого элементов И, первые входы которых подключены к единичным выходам соответственно первого и второго 0 — триггеров, 0-входы которых подключены к выходам соответственно четвертого и пятого элементов И, первые входы которых соединены с выходами соответственно первого и второго элементов И, вторые входы которых соедиНены с входом второго инвертора, с выходом удвоителя частоты и с первым входом двенадцатого элемента И, второй вход которого подключен к выходу четвертого элемента ИЛИ, первый и второй входы которого подключены к выходам соответственно десятого элемента И и четвертой линии задержки, вход которой соединен с выходом одиннадцатого элемента

И, выход второго детектора импульсов соединен с входом преобразователя уровня, выход третьего элемента ИЛИ соединен с вторыми входами четвертого, пятого и шестого элементов И и с входом третьего инвертора, выход которого соединен с входами первой и второй линий задержки, выходы которых соединены с третьими входами со5 ответственно пятого и шестого элементов И, выход второго инвертора соединен с вторым входом третьего элемента И. выход которого соединен с первым входом шестого элемента И, выход которого подключен к

10 0-входу третьего 0 — триггера, единичный выход которого соединен с первым входом девятого элемента И, второй вход которого соединен с инверсным выходом первого 0триггера и с вторым входом восьмого эле15 мента И, третий вход которого соединен с инверсным выходом третьего 0-триггера и с третьим входом седьмого элемента И, второй вход которого подключен к инверсному выходу второго 0-триггера и к третьему вхо20 ду девятого элемента И, выход которого соединен с вторыми входами первого и второго элементов ИЛИ, выход третьей линии задержки подключен к С-входу третьего О-триггера.

1646068

1646068

U) Фиг. У

Составитель О, Геллер

Техред М,Моргентал

Корректор Т. Колб

Редактор Н. Коляда

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1556 Тираж 3 0 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5