Устройство коммутации с эластичной памятью

 

Изобретение относится к электросвязи. Цель изобретения - повышение достоверности коммутации путем уменьшения фазовых флуктуации. Устройство содержит блок 1 памяти информации, блок 2 памяти адреса , блок 3 синхронизации, блок 4 эластичной памяти, формирователь 5 сигнала записи, формирователь 6 сигнала чтения, управляемый делитель 9 частоты, блок 11 передачи и формирователь 12 сигнала блокировки. Цель достигается введением блока 7 рассогласования , пространственного коммутатора 10 и его блока 8 управления. В устройстве осуществляется работа эластичной памяти, а именно накопление и удаление фазовых флуктуации входных сигналов без ее переполнения , выдача информации в исходящие линии связи и согласование скорости выдачи со скоростью коммутации. При этом подключение частот выдачи к исходящим линиям производится в коммутаторе 10. Определение необходимой частоты выдачи из заданных частот для удаления накопленных фазовых флуктуации (дрожаний) из эластичной памяти производится в блоке 7 путем сравнения адресов записи и чтения, вырабатываемых формирователями 5 и 6. Хранение адресов частот выдачи производится в блоке 8. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5))5 Н 04 J 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

0m УУ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4447143/09 (22) 21.06,88 (46) 07.05.91. Бюл. ЬЬ 17 (72) Ю.K. Яковлев и В.Н. Курочкин (53) 621.398 (088.8) (56) Авторское свидетельство СССР

hk 1241522, кл. Н 04 J 3/00, 1987. (54) УСТРОЙСТВО КОММУТАЦИИ С ЭЛАСТИЧНОЙ ПАМЯТЬ О (57) Изобретение относится к электросвязи.

Цель изобретения — повышение достоверности коммутации путем уменьшения фазовых флуктуаций. Устройство содержит блок

1 памяти информации, блок 2 памяти адреса. блок 3 аинхрониэации, блок 4 эластичной памяти, формирователь 5 сигнала записи, формирователь 6 сигнала чтения, управляемый делитель 9 частоты, блок 11 передачи и формирователь 12 сигнала блокировки.. Ж, 1647921 А1

Цель достигается введением блока 7 рассогласования, пространственного коммутатора 10 и его блока 8 управления. В устройстве осуществляется работа эластичной памяти, а именно накопление и удаление фазовых флуктуаций входных сигналов беэ ее переполнения, выдача информации в исходящие линии связи и согласование скорости выдачи со скоростью коммутации. При этом подключение частот выдачи к исходящим линиям производится в коммутаторе 10. Определение необходимой частоты выдачи из заданных частот для удаления накопленных фазовых флуктуаций (дрожаний) из эластичной памяти производится в блоке 7 путем сравнения адресов записи и чтения, вырабатываемых формирователями 5 и 6. Хране- 3 ние адресов частот выдачи производится в блоке 8. 1 ил.

1647921

Изобретение относится к электросвязи и может быть использовано в устройствах коммутации асинхронных цифровых сигналов, осуществляющих коммутацию беэ потерь, Цель изобретения — повышение достоверности коммутации путем уменьшения ,фазовых флуктуаций.

На чертеже изображена структурная схема устройства коммутации с эластичной памятью.

Устройство содержит блок 1 памяти информации, блок 2 памяти адреса, блок 3 синхронизации, блок 4 эластичной памяти, формирователь 5 сигнала записи, формирователь 6 сигнала чтения, блок 7 рассогласования, блок 8 управления пространственным коммутатором, управляемый делитель 9 частоти, пространственный коммутатор 10, блок

11 передачи, формирователь 12 сигнала блокировки и информационный вход 13 устройства.

Устройство работает следующим образом, Для исключения потери бита при коммутации асинхронных сигналов скорость коммутации в устройстве должна быть выше скорости входящего потока информации.

Входной поток поступает по тракту импульсно-кодовой модуляции (ИКМ) типа ИКМ-30. имеющему цикл F = 8 кГц, 32 временных канала (ВК), 8 бит во временном канале, скорость передачи битов 2048 кбит/с, Емкость предлагаемого устройства равна числу ВК тракта, т.е, число исходящих линий связи h = 32.

Информация по BK тракта передается по методу двухстороннего согласования скорости. Для чего во ВК отводится пять временных позиций для передачи информации — позиции Р3-Р7, три позиции (РО-Р2) — для передачи кода согласования скорости (KCC). КСС показывает число передаваемых информационных бит. Если скорость передачи меньше 8 кбит/с, то во временном канале передается один информационный бит, если больше 8 кбит/с, то во временном канале передается нескОлько информационных бит.

Для скорости передачи B> = 9,6 кбит/с во временном канале передается от 1 до 2 бит, для Вр = 16 кбит/с — от 1 до 3 бит, для

Вз =. 32 кбит/с — от 3 до 5 бит, Для скорости передачи В4 = 48 кбит/с и Ве = 64 кбит/с в

ИКМ-тракте занимается соответственно два временных канала, при этом емкость устройства уменьшается в два раза, т.e, n = 16, В этом случае во временном канале для 84=

== 48 кбит/с передается от 2 до 4 бит, для Ве=

= 64 кбит/с от 3 до 5 бит.

Работа блоков предлагаемого устройства происходит в ритме ИКМ-тракта и кратна частоте 2048 кГц.

Для этого блок 3 синхронизации запитан цикловой частотой Рц = 8 кГц и тактовой частотой f> = 2048 кГц ИКМ-тракта, поступающими из задающего генератора (ЗГ) системы, Блок 3 вырабатывает синхросигналы (такты) и коды адресов. Частоты следования тактов 10 t).tg равны 2048 кГц. Во время положительного полупериода такта tp тактом

t1 иэ блоков устройства производится считывание информации, во время отрицательного полупериода tp тактом l2 производится запись информации в блоки устройства.

Частота следования такта тз равна 64 кГц, Он поступает s блок 9 для выработки сигнала, разрешающего переписывать информацию из блока 8 в пространственный коммутатор 10.

Частота такта t4 равна 4 кГц, такта е 256 кГц. Такты t4 и ве поступают в блок 1. Такт ь используется для записи, информации из

ИКМ-тракта в оперативную память блока 1, такт t4 — для переключения оперативной памяти блока 1, Для записи информации иэ ИКМ-тракта в блок 1 используются адреса временных каналов тракта Аа и бит временного канала

Аез. Адреса Ац поступают в блок 2 с частотой

55 следования 256 кГц. Адреса Рез поступают в блок 1 с частотой следования 2048 кГц.

Для чтения информации из блоков устройства используются адреса исходящих линий Ар и информационных бит Аес. Адре-са Ар поступают во все блоки устройства (кроме блока 7) с частотой следования 2048 кГц. Адреса Аес поступают в блок 1 с частотой следования 64 кГц, В блоке 1 осуществляется временная коммутация и преобразование информации уплотненных слов ИКМ в посимвольное уплотнение или преобразование из поблочного вида в побитный.

Временная коммутация производится путем записи информации приходящей из

ИКМ-тракта, в блок 1 по адресу А11 из блока

2, а считывание информации из блока 1 производится по адресам Ар и Аес, поступающим из блока 3. Преобразование иэ поблочного вида в побитный производится путем побитной записи информации ВК в соответствующую зону памяти блока 1 за время одного ВК входного ИКМ-тракта, а считывание бит информации из этой зоны производится равномерно в течение всего цикла ИКМ-тракта. Для исключения изменения порядка следования бит в исходящем информационном потоке по отношению к входному потоку память блока 1 делится на

1647921 две области. В течение одного цикла ИКМтракта производится запись информации в одну область памяти, а считывание — из другой области, Через цикл области памяти меняются местами. Каждая область памяти содержит 32 зоны по 8 ячеек в каждой. Каждая ячейка предназначена для хранения одного бита информации и сигнала сопровождения (СС) этого бита. Сигнал СС принимает единичное значение, если из входного ИКМ-тракта записывается в память информационный бит, и принимает нулевое значение, если иэ входного

ИКМ-тракта записывается пустая посылка, Для определения числа информационных бит, передаваемых по ИКМ-тракту, в каждом ВК выделены временные позиции

P0 — P2, по которым передается КСС, в данном случае число значащих информационных бит ВК, Информационные биты передаются во временных позициях P3 — P7 каждого ВК. Причем, если ВК содержит пустые посылки, то они передаются после информационных бит в старших временных позициях. Например, при КСС=О(код000) во временных позициях P3 — P7 передаются все пустые посылки, при КСС = 1 (код 001) во временной позиции Р3 передается информационный бит, а в остальных позициях (P4 — Р7) передаются пустые посылки, при

КСС = 5 (код 101) нэ позициях Р3-Р7 передаются информационные биты. Порядок следования информационных бит в пределах одного ВК соответствует порядку поступления их от источника информации.

Устройство не имеет внутренних блокировок, поэтому число исходящих линий равно числу входящих линий, обслуживаемых ИКМ-трактом. В общем случае скорость передачи информации по линиям связи и коммутации асинхронны и не кратны. Поэтому на устройство подаются две частоты, одна иэ ЦКС для коммутации, другая из линейного оборудования (ЛО) для выдачи информации в исходящие линии, Сопряжение этих частот осуществляется в управляемом делителе частоты. Такое построение коммутационной системы обеспечивает ее модульное и линейное наращивание.

Каждое устройство обслуживает линии связи, имеющие одну определенную скорость передачи информации. Номинальное значение частоты, поступающей из JlO, зависит от скорости передачи информации по линиям связи и допустимых краевых искаженных сигнала.

Для осуществления соединения временных каналов ИКМ-тракта или соответствующих им входящим линиям с исходящими линиями в устройстве осуществляется вре5

50 менная коммутация посредством записи адресов коммутируемых линий в блок 2, Устройство управления устанавливает соединение i ВК ИКМ-тракта, определяемое адресом Ai, с исходящей линией, определяемой адресом Aj, для чего выдает синхроимпульс (СИ) и адреса Аи и Аи. По СИ код адреса А 1 записывается в i ячейку блока 2 по адресу Ац во время такта tz. После чего коммутация считается установленной, Временную коммутацию в устройстве осуществляют блоки памяти информации 1, памяти адресов 2 и синхронизации 3. Управление работой временной коммутации осуществляется по входу. Информация, поступающая иэ ИКМ-тракта, записывается в ячейку памяти блока 1 в соответствии с адресами, хранящимися в блоке 2, а считывание производится последовательно ячейка эа ячейкой под управлением счетчика временных интервалов (исходящих) блока 3 синхронизации.

Блок 1 памяти информации осуществляет совместно с временной коммутацией преобразование уплотненных слов ИКМтракта в посимвольное уплотнение, которое необходимо для равномерного заполнения эластичной памяти каждого канала в блоке

4. Поэтому блок 1 формирует двухпроводный групповой тракт (ГТ), по которому передаются информационные биты и сигналы сопровождения СС. Для скоростей передачи до 32 кбит/с включительно цикл работы

ГТ равен 64 кГц, количество ВК в цикле равно 32, длительность ВК равна периоду частоты 2048 кГц.

Для скорости передачи 48 и 64 кбит/с цикл работы ГТ равен 128 кГц, количество

ВК в цикле равно 16, длительность ВК равна периоду частоты 2048 кГц. Это достигается равномерным распределением информации от входящих линий в ИКМ-тракте и соответственно коммутируемых адресов в блоке 2, ИКМ-тракт симметричен. Поэтому информация от входящих линий должна располагаться зеркально. Например, пятая линия может записать 1 и 17 каналы, восьмая линия — 16 и 32 каналы и т.д. 16 входных линий обслуживает один ИКМ-тракт, Запись информации в блок 1 из ИКМтракта Осуществляется по адресам исходящих линий А 1, поступающих из блока 2, и бит записи Ая поступающих из блока 3.

Адрес А 1 определяет j ячейку оперативной памяти блока 1, адрес Аьз - номер бита BK.

Запись производится последовательно. Информация, поступившая на позициях PO — P2

ВК в блок 1 не записывается. Код КСС, поступающий на этих позициях, преобразуетсяя в параллельный код, который

1647921 используется для выработки сигнала сопровождения СС путем сравнения кодов адресов Аьз и КСС. Если код КСС «Аьз, то сигналу сопровождения присваивается значение

"1", Путем выработки СС отмечаются значащие информационные биты ВК, которые передаются на позициях РЗ вЂ” Р7 ВК. Если BK содержит пустые посылки. то они передаются на более старших позициях, При коде

KCC 000 на позициях РЗ-Р7 нет значащих информационных бит. При коде КСС 001 на позиции РЗ передается информационный бит. на остальных позициях — пустые посылки и т,д. Значение СС и информации заносится параллельно в оперативную память.

Посимвольное уплотнение ГТ осуществляется путем последовательного считывания информации из блока 1 по адресам Ар и Агс блока 3. Адрес бита считывания Аг, указывает номер считываемого бита, адрес

А 2 — номер исходящей линии, для которой считывается очередной бит информации.

Частота поступления адреса Абс равна

64 кГц, адреса Ap — 2048 кГц. Потому эа первые четыре ВК ИКМ-тракта, определяемых адресом А;2, считывается последовательно первый (нулевой) бит для 32 исходящих линий. эа последующие четыре

BK — второй бит и т.д. За цикл ИКМ-тракта последовательно считывается 8 бит информации для каждой исходящей линии.

Для приема информации из ИКМ-тракта в блок 1 подаются такты t, следующие с частотой 2048 кГц, такты tg — для выработки сигнала СС, следующие с частотой 256 кГц.

Чтение адреса А 1 иэ блока 2 по адресу А 2 блока 3 производится во время такта t<. Запись A;> no адресу Аи иэ YY UKC производится во время такта t2. Запись информации из ИКМ-тракта в блок 1 по адресам А11 блока

2 и Абз блока 3 производится в такт 12. Считывание информации и СС из блока 1 по адресам Ар и Аг блока 3 производится в такт т1.

Работа эластичной памяти, а именно накопление и удаление фазовых флуктуаций входных сигналов без ее переполнения, выдача информации в исходящие линии связи и согласование скорости выдачи со скоростью коммутации производится блоками следующим образом. Эластичная память для каждого канала ГТ расположена в блоке

4, обращение к эластичной памяти производится формирователями сигнала записи

5 и чтения 6. разуплотнение сигналов

ГТ и временное согласование скорости коммутации и выдачи производится в блоке 11 передачи, формирование частот для выдачи информации в исходящие линии производится в управляемом делителе 9 ча50 тельно соединенных триггера Т1-1 и T2-j. В триггер Тц информация записывается из эластичной памяти блока 4 на частоте коммутации, В ) исходящую линию информация выдается из триггера Т>-1.

Из эластичной памяти блока 4 информация считывается адресами Ар и А9а поступающими из блоков 3 и 6 соответственно.

Адрес А 2 указывает номера j исходящей линии и j зоны памяти. адрес Ам — номер информационного бита зоны. Скоростью

40 стоты, подключение частот выдачи к исходящим линиям производится в пространственном коммутаторе 10, определение необходимой частоты выдачи из частот (FH, V Fb V Fbi) для удаления накопленных фазовых флуктуаций (дрожаний) из эластичной памяти производится путем сравнения адресов записи и чтения, вырабатываемых формирователями 5 и 6 соответственно в блоке 7 рассогласования, хранение адресов частот выдачи производится в блоке 8 управления пространственным коммутатором, управление скоростью считывания информации из эластичной памяти блока 4 производится формирователем 12 путем выработки сигналов блокировки (СБ), при помощи которых вырабатываются адреса ячеек чтения эластичной памяти в формирователе 6. Для каждого канала ГТ и исходящей линии в блоке 4 отводится зона памяти, соответственно в формирователях 5 и 6 отводятся ячейки памяти для обращения к этой зоне. В блоке 8 для каждой исходящей линии также отводится ячейка памяти для хранения адреса частоты выдачи. Обращения к этим блокам производятся циклически по адресам AJ2 блока 3.

Запись информации из ГТ в блок 4 происходит следующим образом.

В такт ti no j коду Aj2 (j = 1...32) и m коду

Аьс (m = 1...8) из блока 1 считываются биты информации и СС, по j коду Ар из формирователя 5 считывается адрес А9з ячейки записи эластичной памяти блока 4. При наличии сигнала СС = 1 адрес А9з увеличивается на 1 (А9з+1) и в такт t2 по адресам А2 и (А93+1) информация из ГТ записывается в эластичную память блока 4 и в ячейку формирователя 5 по адресу А2 записывается последовательно, последняя ячейка сменяется первой первая — второй и т.д.

Считывание информации из эластичной памяти блока 4 и выдача ее в исходящие линии иэ блока 11 передачи происходит следующим образом

Для согласования скорости коммутации и скорости выдачи информации в исходящие линии блок 11 передачи для каждой исходящей линии содержит два последова16 т7921

10 считывания информации из эластичной памяти блока 4 управляет частота выдачи Гь посредством выработки сигналов блокировок СВ и подачей их в формирователь б для формирования адресов ячеек чтения Аяч, которыми опрашивается j эластичная память блока 4. Информация из блока 4 считывается циклически, последняя ячейка сменяется первой, первая, второй и т,д.

Выдача информации в исходящие линии в блоке 11 производится частотами выдачи Ff. Одновременно в формирователе 12 этими же частотами вырабатываются сигналы блокировок СВ для каждой исходящей линии. В момент выдачи информации в исходящую линию в формирователе 12 вырабатывается j сигнал блокировки СБ =1.

Опрос сигналов блокировок производится адресами Ар блока 3 циклически, синхронно с опросом остальных блоков устройства. По j коду адреса из формирователя 6 считывается адрес ячейки чтения Аяч одновремено в формирователь б подается

С6>. При СБ =1 адрес ячейки чтения увеличивается на 1 (Авч+1), при СБ; = 0 адрес остается прежним. По новому адресу ячейки чтения из памяти блока 4 производится считывание информации и запись нового адреса чтения в формирователь б.

При СБ =- 0 из блока 4 считывается прежний бит информации. При СБ; = 1— последующий бит. Далее процесс повторяется. Сигналы блокировок из формирователя 12 в формирователе 6 поступают по ГТ.

Длительность сигнала СБ) равна длительности j адреса Ар. Период коммутации или время цикла Ар меньше периода частоты выдачи Ff>. Поэтому, для однократного считывания нового бита информации из блока

4 эластичной памяти, триггер в формирователе 12 СБ в конце j временной позиции ГТ обнуляется. При последующих обращениях к j исходящей линии из блока 4 считывается прежний бит информации. Последующий бит информации считывается лишь при выработке СБ =1 сигналом выдачи ЕЬ|. После выдачи информации в исходящую линию в блок 12 записывается новый бит информации за цикл коммутации, который меньше периода частоты Fbj, т.е. к моменту выдачи информации в исходящую линию следующего бита данный бит всегда будет записан.

Согласно алгоритму взаимодействия блоков устройства B такт 71 из формирователя 6 для j исходящей линии, определяемой кодом адреса А р, считывает- ся адрес А>ч. из формирователя

12 в формирователь 6 подается сигнал блокировки СБ;. Если СБ;=О, то адрес Аяч не изменяется, если СБ =1, то адрес Аяч увели5

55 чивается на "!". Адрес ячейки чтения из формирователя 6 подается в блок 4, из которо о в этом же такте t< производится считывание информационного бита и запись его по заднему фронту такта t> в блоке 11.

В такте 1г в формирователь б записывается значение адреса ячейки чтения и обнуляется СБ в формирователе 12. Во время такта t|производится последовательное обращение к формирователю б и блоку 4.

Информация по линиям связи из устройства поступает в линейное оборудование, Скорость коммутации в устройстве и скорость передачи информации по линиям в общем случае не кратны. Поэтому для коммутации широкого набора скоростей линий связи и их развязки от скорости коммутации в устройстве предусмотрен отдельный вход чистоты fpотзадающего генератора(ЗГ) ЛО.

Асинхронный стык между частотами 3Г центра коммутации сообщений (ЦКС) и ЛО осуществляется в управляемом делителе 9 частоты, который формирует три частоты выдачи информации в исходящие линии— номинальную частоту выдачи Евв и частоты

Гв+. Гв . причем частота Ев+>Евн, частотаЕвс (F8H. Отличаются частоты F < и Ft,— от F» на величину максимальных допустимых краевых искажений сигнала д. Величина д обычно составляет д 2%

Для формирования частот выдачи применяются отдельные делители частоты. Номинальное, значение частот Fo подаваемого из ЗГ ЛО определяется допустимой величиной д.Для д2 частота fo = 64. F» откуда

1 1 частота Fg+ = — fo частота FH =- — fo. Дели63 65 тель частоты, формирующий номинальную частоту выдачи F». имеет коэффициент деления 64. делитель частоты, формирующий частоту выдачи Ев+, имеет коэффициент деления 63. Делитель частоты, формирующий частоту выдачи F,—. имеет коэффициент деления 65.

Коэффициент нестабильности кварцевых генераторов, запитывающих линии связи и устройство, не хуже Kj(10 . Для

-5 устранения переполнения памяти блока 4 к каждой исходящей линии подключают одну из трех частот выдачи. При этом изменяют частоту и соответственно скорость выдачи информации в исходящие линии, это изменение, F; характеризуется краевыми иска.1 жениями сигнала д,где д= 2 10

Асинхронность между генераторами линий связи и устройства приводит к накоплению фазовых флуктуаций в блоке 4 устройства. Скорость накопления зависит от нестабильности генераторов Кт. Так как

1647921 д > > К, то путем подключения частот выдач F>+ или F»- выбирают накопленные фаэовые флуктуац>ии и этим выравнивают скорость записи и чтения без потери бита, Подключение частот выдачи к исходящим линиям производится через пространственный коммутатор 10, который имеет структуру 32 х32 без внутренних блокировок со встроенной памятью на установление соединения.

Для исключения фазовых искажений информации, превышающих допустимые краевые искажения сигнала д,переключение частот выдачи F> в пространственном коммутаторе 10 производится в момент совпадения их передних фронтов, которыми информация переписывается и выдается в j исходящую линию в блоке 11. Для этого фиксируется момент их совпадения вуправляемом делителе 9 частоты, вырабатывая сигнал те=1. Этим сигналом коэффициенты его второго и третьего делителей устанавливаются равными 64, и вместо частот выдачи

F>+ и F» формируются номинальные частоты выдачи F»».

Начало переустановления соединения в пространственном коммутаторе 10 начинается после совпадения сигнала fr=1 и первого синхросигнала f, вырабатываемого блоком 3. Для этого фиксируется момент их совпадения в управляемом делителе 9 частоты, вырабатывая сигнал разрешения записи в пространственный коммутатор 10 (ЗпПК = 1). Время переустановления соединений определяется периодом синхросиг-. нала тз, который имеет частоту следования

64 кГц. За его период кодами адресов Ар блока 3, поступающих с частотой 2048 кГц, осуществляется переустановление соединений для всех 32 исходящих линий устройства, Вторым синхросигналом h сигналы 1 и

Зп ПК обнуляются, т.е. tc = 0 и Зп ПК = О. Переустановление соединений заканчивается. Коэффициенты деления второго и третьего делителей управляемого делителя

9 частоты становятся равными 63 и 65 и вновь вырабатываются частоты выдачи F»+ и F» соответственно, Далее процесс повторяется. На входы пространственного коммутатора 10. определяемых адресами 00 и

11, подключается частота F»», на вход 01 подключается часто а F»+, на вхсд 10 подключается частота F»-.

Для установления соединения в пространственном коммутаторе 10 i входной линии с j исходящей линией достаточно подать их адреса Ai и А1. При переустановлении соединений входные i адреса с итываются из блока 8 адресами Ар в такт

f1. Каждому j адресу Ар соответствует i входной адрес. Далее в такт тр i входная лини;. связи соединяется с j выходной линией, Например, для 25 исходящей линии в такт И из блока 8 считы вается код адреса 11, в такт f2 происходит подключение к 25-й выходной линии частоты выдачи F»».

Сопряжение асинхросинных частот ЗГ

ЛО и ЗГ ЦКС осуществляется в управляемом делителе 9 частоты при выработке сигнала для разрешения переустановления соединений в пространственном коммутаторе, т.е. сигнала ЗпПК = 1, За время между двумя сигналами из блока 4 частотой выдачи FBH считывается 64 бита информации, частотой Ag+ 65 бит, частотой FB 63 бита, За это время набег фазы входного сигнала по отношению к частоте

ЗК ЦКС при К 105 составит тысячную долю периода информационного бита.

Поэтому путем поочередного подключения частот выдачи к j исходящей линии связи устройства, подстраивают скорость считывания информации из блока 4, вырав25 нивая ее со скоростью записи, и этим не допускают ее переполнения, Путем увеличения коэффициентов деления можно на два порядка уменьшить краевые искажения сигнала, т.е. уменьшить ддо

30 д= 2 10, что увеличивает время удаления накопленных фазовых флуктуаций и уменьшает фазовые флуктуации в системе.

Заполнение блока 4 анализируется в блоке 7 рассогласования по адресам ячеек

35 записи Аяэ и чтения Аяч, вырабатываемых формирователями 5 и 6 соответственно.

Иэ-за асинхронности генераторов ЗГ

ЦКС и ЗГЛОскорости записи информации в блок 4. и чтения из него не равны, что

40 приводит к накоплению информации или к накоплению фазовых флуктуаций входного сигнала, Для устранения переполнения блок 7 путем сравнения кодов адресов записи Аяз и чтения Аяч вырабатывает коды ад45 ресов частот выдачи F>>», F>>, F>>+ > направленных на устранение этого рассогласования, Заполнение блока 4 разбито на пять областей. Номера областей определяются пу50 тем вычитания из кода Аяз кода Аяч. К i области заполнения блока 4 эластичной памяти относится область, когда число несчитаннь>х бит информации равно или меньше двум ячейкам. К V области относится об55 ласть, когда число несчитанных бит информации равно или больше (n-1) ячеек, где и— число ячеек в блоке 4 эластичной памяти. К

Ш области относится область, когда число несчитанных бит информации равно поло13

1647921

5

35

55 и — 1 и вине эоны, т.е. или — ячейкам. К !! области относится область заполнения между и !!! областями, к IV области относится область заполнения между ill u V областями.

I область указывает об опустошении блока 4 эластичной памяти и о необходимости замедления считывания из нее путем подключения частоты выдачи FB- вместо Fe .

V область указывает о переполнении блока 4 и о необходимости ускорения считывания из нее путем подключения частоты выдачи Fg+ вместо F .

III область указывает об оптимальном заполнении блока 4, частота считывания в этом случае должна подключаться равной номинальной величине F .

Во II и Ю областях переключения частот не производится, I область кодируется сигналами управления (СУ) СУ1,= 1, СУ2 = О; III область — СУ1, = 1. СУ2 = 1; V область СУ1 =

О, СУ2 = 1; ! и IV области — СУ1 = О, СУ2 = 1.

Коды сигналов управления соответствуют входным адресам пространственого коммутатора 10, в котором на вход, определяемый адресом 10, подключается частота F, на вход, определяемый адресом 11 и 00, подключается частота Е„, на вход, определяе. мый адресом 01, подключается частота F».

Вход 00 пространственного коммутатора 10 задействован для первоначальной установки системы. Il u IV области используются непосредственно как эластичная память.

При удалении накопленных фазовых флуктуаций входного сигнала заполнение блока 4 эластичной памяти смещается либо иэ области в Ill,проходя через область II, при подключений частоты выдачи F>-, либо из области V в область lil, проходя через область IV, при подключении частоты выдачи F +. По достижении области III производится подключение номинальной частоты выдачи F H и области ll u IV начинают использоваться как эластичная память.

При этом, если скорость поступления информации из ИКМ-тракта в эластичную память выше скорости выдачи информации из нее, то заполнение эластичной памяти смещается из области Ill в область V, проходя через область И. Если скорость выдачи информации выше скорости поступления, то заполнение эластичной памяти смещается из области !И в область !, проходя через область !!. Далее происходит подключение соответствующих частот выдачи к исходящим линиям, и процесс повторяется.

Подключение частот выдачи происходит следующим образом.

Для j исходящей линии во время j временной позиции. определяемой адресом

Ар, на блок 7 рассогласования в такт ti поступают адреса записи Аяз и чтения Аяч из формирователей 5 и б соответственно. Блок

7 определяет область запоминания j эластичной памяти блока 4, В такт 2 в случае !, !! I или V областей заполнения происходит запись соответствующего кода адреса частоты выдачи в J ячейку блока 8. Управляемый делитель 9 частоты вырабатывает частоты выдачи F8, а после совпадения передних фронтов частот выдач подключает вместо частоты Fa- частоту F H, вместо частоты F + частоту Ран.

Далее управляемый делитель 9 частоты вырабатывает сигнал ЗпПК, разрешающий производить переустановление соединений в пространственном коммутаторе 10. Длительность этого сигнала равна циклу работы адресов А!2, В j временной канал. определяемый адресом А!2, из j ячейки блока 8 в такт

t> считывается код адреса входной линии связи, на которую подключена соответствующая частота выдачи, втактт2 в пространственном коммутаторе осуществляется соединение i входной линии с j выходной линией коммутатора. После переустановления соединений вместо частот F>< вновь вырабатываются частоты Ев- и F>+, Формула изобретения

Устройство коммутации с эластичной памятью, содержащее последовательно соединенные блок памяти адреса и блок памяти информации, информационный вход которого является информационным входом устройства, последовательно соединенные формирователь сигнала блокировки, вход которого объединен с первым входом блока передачи, и формирователь сигнала записи, управляемый делитель частоты и блок синхронизации, выходы которого соединены с входами синхронизации блока памяти информации, блока памяти адреса, управляемого делителя частоты, формирователей сигнала записи и чтения, формирователя сигнала блокировки и блока передачи. о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности коммутации путем уменьшения фазовых флуктуаций, введены последовательно соединенные блок рассогласования, блок управления пространственным коммутатором и пространственный коммутатор, выход которого подключен к входу формирователя сигнала блокировки, а также блок эластичной памяти, первый вход которого подключен к выходу формирователя сигнала записи

1647921

Составитель А.Паницкий

У

Техред М,Моргентал Корректор М.Пожо

Редактор Н.Яцола

Заказ 1415 Тираж 397 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101. и объединен с первым входом блока рассогласования,второй вход которого соединен с выходом формирователя сигнала чтения и объединен с вторым входом блока эластичной памяти, третий вход которого объединен с входом формирователя сигнала записи и подключен к первому выходу блока памяти информации. второй выход которого соединен с четвертым входом блока эластичной памяти, соединены соответственно с вторым входом блока передачи и выходами блока синхронизации. соответствующие выходы которого подключены к

5 входам синхронизации блока управления пространственным коммутатором и пространственного коммутатора, второй вход которого подключен к выходу управляемого делителя частоты.