Многоканальное устройство для временного разделения и синхронизации импульсных сигналов

 

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации. Цель изобретения - повышение быстродействия путем уменьшения задержки выходных сигналов до величины задержки выходного сигнала первого канала по отношению к тактовым импульсам и расширение функциональных возможностей за счет обеспечения возможности синхронизации произвольного числа входных сигналов одновременно. Для достижения цели в устройство, содержащее N-разрядным регистр 1, N ключей с запоминанием сигнала управления и инвертор 5, введены приоритетный шифратор 2, дешифратор 3 и N элементов И 4 .В первом режиме (на шине 10 логическая 1) при поступлении импульсов на несколько входных шин из 9.1...9.N на выходных шинах поочередно появляются тактовые импульсы с шины 11, причем импульс на выходной шине сбрасывает в исходное состояние соответствующий разряд регистра 1. Порядок появления импульсов определяется приоритетом входных сигналов, задаваемым приоритетным шифратором 2. Во втором режиме (на шине 10 логический О) при появлении импульсов на каких-либо входных шинах из 9.1... 9.N на соответствующие выходные шины одновременно пройдет один тактовый импульс с шины 11. Шины 7.1...7.N позволяют запрещать работу отдельных разрядов. 3 ил. зэ ел со 0

аю (И1 (5))5 Н 03 К 5/1 53

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н автонснамм свицатнвствм (21) 4703434/21 (22) 12, 06.85 (46) 23. 05.91. Бюп. Р 19 (7 2) Е. Г. Гр осф ел ьд (53) 621. 374 (088.8) 7.Ч

91

9Н

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫГИЯМ

ПРИ ГКНТ СССР (56) Авторское свидетельство СССР

Р 1309280, кл. Н 03 К 5/19, 5/26, 1985.

Климов В. В. Импульсные ключи в цифровых устройствах. — И.: Радио и связь, 1984, с. 20, рис. 2.5а ° (54) 11НОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

ВРЕМЕННОГО РАЗДЕЛЕ!П1Я И СИНХРО!ШЗАЦИИ

ИИПУЛЬСН! !Х СИГНАЛОВ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации.

Цель изобретения — повышение быстродействия путем уменьшения задержки выходных сигналов до величины задержки выходного сигнала первого канала по отношению к тактовым импульсам и расширение функциональных возможностей за счет обеспечения возможности

2 синхронизации произвольного числа входных сигналов одновременно. Для достижения цели в устройство, содержащее N-разрядный регистр 1, N ключей с запоминанием сигнала управления и инвертор 5, введены приоритетный шифратор 2, дешифратор 3 и N элементонИ 4.Впервом режиме (на шине 10 логическая "1") при поступлении импульсов на несколько входных шин иэ

9.1...9.N на выходных шинах поочередно появляются тактовые импульсы с шины 11, причем импульс на выходной шине сбрасывает в исходное состояние соответствующий разряд регистра 1.

Порядок появления импульсов определяется приоритетом входных сигналов, задаваемым приоритетным шифратором 2.

Во втором режиме (на шине 10 логический "0") при появлении импульсов на каких-либо входных шинах из 9.1...

9 Л на соответствующие выходные шины одновременно пройдет один тактовый импульс с шины 11 ° Шины 7.1 .. ° 7.N позволяют запрещать работу отдельных разрядов. 3 ил.

1651361

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации.

Цель изобретения - повышение быст5 родействия за счет уменьшения задер" жек выходных сигналов всех каналов до величины задержки выходного сигнала первого канала по отношению к тактовому сигналу и расширение функцио- 10 нальных возможностей за счет обеспечения возможности синхронизации произвольнога числа входных сигналов . одновременно.

На фиг. . 1 HQKG3BHB структурная схема устройства, на фиг. 2 — вари1 ант реализации ключа с запоминанием сигнала управления,, имеющего инверсный информационный вход и два входа управления, на фиг „3 — временные диаграммы, поясняющие общие принципы функцианироваяюя ключа с запоминанием сигнала управления, Многоканальное устройство для временнога разделения и синхронизации импульсных сигналов содержит. N-разрядный регистр I, приоритетный шифратор 2, дешифратор 3, с первого по

М-.й элементы И 4.1-4. О, инвертар 5, с первого по N-й ключи 6.1-6.N с за30 поминанием сигнала управления, с первой по N- o,7. 1-7.N шины управления, шину 8 начальной установки, с первой по,И-ю входные: шины 9.1-9.N шину

10 режима„ шину 11 тактового сигнала и с первой по N-ю выходные шины 12.1-.

12.N.

Информацианиьте разрядные входы

N-разрядного регистра 1 соединены соответственна с шинами 7,1-7Л, вход 40 сброса соединен с шиной 8, тактовые разрядные входы соединены соответственно с входными шинами 9.1-9.N, разрядные входы сброса соединены соответственно с выходными шинами 12.1- 45

12,N и с выходами -. :я-ючей б. 1-6Л, . первые входы управления которых сое. динены соответственно с инверсными разрядными выходами регистра 1 и поразрядно — с входами приоритетного шифратора 2, выходы которого соединены поразрядно с входами дешифратора

3, выходы которого соединены поразряд но с и ер выми входами элемент о в И

4.1-4.N, вторые входы которых соедиз5 иены с шиной 10, выходы. соединены с вторыми входами управления соответственно ключей 6.1-6.N, инверсные ин. формационные входы которых соединены с выходом инвертора 5, вход которого соединен с шиной 11.

Регистр 1 может содержать N 0-триггеров, на входах сброса которых подключены элементы ИЛИ, первые входы которых образуют разрядные входы сброса, а вторые входы объединены и образуют общий вход сброса регистра 1.

Каждый из ключей 6.1...6.N содержит с первого по четвертый элементы

ИЛИ-НЕ 13-16 (фиг.2}.

Устройства работает следующим образом.

После подачи на устройство питающих напряжений на шину 8 необходимо подать импульс, под действием которого все разряды регистра 1 сбрасываются в "0", а устройство устанавливается в исходное .состояние. В исходном состоянии на шинах 7.1-7.N u на шине 10 действуют произвольные логические уровни, на шине 8 имеется уровень "О", на шинах 9.1-9.N входные. сигналы отсутствуют, на шину 11 поступают тактовые импульсы, все разряды регистра 1 установлены в "0". Поскольку в этом режиме на первые входы управления ключей 6.1-6.N поступают уровни "1" с инверсных разрядных выходов регистра 1, то в соответствии с правилом работы ключа с заноминанием сигнала управления (фиг.2 и 3) тактовые импульсы с шины 11 на выходы этих ключей и шины 12.1-12.N не проходят.

Кроме того, на всех выходах дешифратара 3 (кроме нулевого выхода, который в предлагаемом устройстве не используется и не показан) в этом режиме действуют уровни "1", а на выходе каждого из элементов И 4,1-4.N установлен логический уровень, аналогичный уровню .на шине 10.

Пусть на шинах 7.1-7.И заданы уровни "1", а устройство установлено в первый режим рабаты, при котором на шине 10 действует уровень ™1".

Если на одну из шин 9 ° 1-9.N поступает входной импульс, подлежащий обработке, то по переднему фронту этого импульса происходит установка в

"1" соответствующего разряда регистра 1. При этом уровень "0" с инверсного выхода этого разряда поступает на первый вход управления одного из ключей 6. 1-6.N, который соответствует

1651361 этому разряду и поступает на один из входов приоритетного шифратора 2. В результате этого уровень "0" формируется на соответствующем выходе дешифратора 3 и поступает через соединенный с ним элемент И 4 на второй вход этого же ключа 6. Поскольку на обоих входах управления ключа 6 теперь действуют уровни "0", то очередной тактовый импульс проходит с ппшы 11 на выход данного ключа и поступает далее к. на соединенные с ним шину 12 и вход сброса активизированного разряда регистра 1. Вследствие этого на соответствующей шине 12 формируется выходной импульс, в регистре 1 очищается ранее установченнь1й разряд, а устройство возвращается в исходное состояние.

Таким образом, если на шинах 7.1—

7.N заданы уровни "1", а на шине 10 установлен уровень "!", что соответствует первому режиму работы, то в ответ на входной импульс, поступивший на одну из шин 9.1-9.N, устройство формирует выходной импульс, синхронизированный тактовым сигналом соответственно на одной из пан

12. 1-12,N

Если входные импульсы поступают одновременно на все шины 9.1 — 9.N, либо на некоторые из них, то по передним йронтам этих импульсов происходит установка в "1" соответствуюпп х разрядов р егис тра 1. При эт ом уровни

"О" с инверсных выходов этих разрядов поступают на первые входы управления соединенных с ними ключей 6 и входы приоритетного шифратора 2. В соответствии с поступившей комбинацией входных сигналов приоритетный шифратор 2 формирует на своих выходах двоичный код наиболее приоритетного из поступивших сигналов. В результате этого на одном из выходов дешифратора 3 формируется уровень "0", который поступает через соединенный с ним элемент

И 4 па второй вход управления ключа

6, соответствующего наиболее приоритетному из входных сигналов (в это время на вторых входах управления всех остальных ключей 6 сохраняется уровни "1") . Очередной тактовый импульс проходит с шины 11 на выход этогэ ключа 6 и поступает далее на соединенные с ним шину 12 и вход сброса того из активированных разрядов регистра 1, который бып установ10

55 лен наиболее приоритетным из поступивших входных сигналов. Вследствие этого на соответствующей шине 12,формируется выходной импульс, а в регистре 1 очищается тот разряд, который был ранее установлен наиболее приоритетным из поступивших входных сигналов. Уровень "1", сформированный при этом на инверсном выходе этого разряда регистра 1, поступает на соединенные с ним первьп вход управления ключа 6 этого же канала и вход приоритетного шифратора 2. Это обеспечивает запрет прохождения последуюпП х тактовых импульсов через ключ б данного канала и вызывает формирование на выходах приоритетного шифратора 2 двоичного кода наиболее приоритетного из оставшихся необслуженными входных сигналов. Дальнейшая работа устройства осуществляется аналогично описанной с соответствующего момента в данном режиме. функционирование устройства будет происходить до тех ппр, пока не завершится приоритетное обслуживание всех ранее поступивпп х входных сигналов, информация о которых б п|а зафиксирована в регистре 1. При этом под действием каждого очередного тактового импульса данный процесс будет сопровождаться формированием устройством одного выходного импульса.

Таким образом, если на шинах 7,1—

7.N заданы уровни " 1", а устройство установлено в первый режим работы по нине 10, то в ответ на поступление входных сигналов одновременно на все шины 9. 1-9.N либо на некоторые из них устройство формирует на шинах

1?.1 — 12.N либо на некоторых из них не совпадающие по времени выходные импульсы, синхронизированные тактовым сигналом, количество и порядок формирования которых определяются числом поступивших входных сигналов и их приоритетом.

Пусть па шинах 7.1-7.N заданы уровни "1", а устройство установлено во второй режим работы, при котором на шине 10 действует уровень "0".

Если на одну из шин 9.1-9..N поступает входной импульс, подлежащий обработке, то работа устройства осуществляется аналогично описанной в первом режиме при обработке входного импульса, поступившего по одному каналу, но с той разницей, что при этом

7 1651361 8

25 менно.

55 на выходах элементов И 4.1-4 N постоянно действуют уровни "0".

Таким образом, если на шинах 7.1—

7.N заданы уровни "1"., на шине 10 установлен уровень "0", что соответствует второму рсжиму работы, то в ответ на входной импульс, поступивший на одну из шин 9 . 1-9 . N, устр ойств о формирует выходной импульс, синхронизированный тактовым сигнал ом, соответственно на одной из шин 12,1-12.N.

Если входные импульсы поступают одновременно на все шины 9 ° 1-9.N, либо на некоторые из них, то по передним фронтам этих импульсов происходит установка в "1" соответствующих разрядов регистра При эгом уровни "0" с инверсных выходов этих разрядов поступают на соединенные с ними входы приоритетного шифратора 2 и первые входы управления ключей 6. Поскольку в этом режиме на вторых входах управления ключей 6.1-6.N постоянно действуют уровни "0", то очередной тактовый импульс проходит с шины 11 одновременно на выходы всех тех ключей 6, на первых входах которых имеются уровни "0", поступающие с соответствующих инверсных разрядных выходов регистра 1. В результате этого импульсы, выделенные на выходах указанных ключей 6, поступают на соединенные с ними шины 12 и разрядные входы сброса регистра 1. Это приводит к одновременному формированию на соответствующих шинах 12 выходных импульсов и обеспечивает полную очистку разря— дов регистра 1, что вызывает установку устройства в исходное состояние.

Таким образом, если на шинах 7.1—

7.N заданы уровни "1", а устройство установлено во второй режим работы по шине 10, то в ответ на поступление входных сигналов одновременно на все шины 9. 1-9.N либо на некоторые -из них устройство формирует на шинах 12.1—

12.N либо на некоторых из них совпадающие по времени выходные импульсы, синхронизованные тактовым сигналом, причем общее число одновременно формируемых выходных сигналов определяется лишь только числом поступивших входных сигналов.

Следует отметить, что данное устройство позволяет осуществлять независимое маскирование любого из входных сигналов, либо произвольного чис— ла входньк сигналов одновременно, исключая этим их из процесса обработки.

Дпя реализации данной функции необходимо подать уровень "0" на шину 7 того канала, входной сигнал которого требуется замаскир овать.

Благодаря свойствам использованных в устройстве ключей 6.1-6.N длительности выходных импульсов, формируемых на шинах 12.1-12.N, всегда равны длительности тактового импульса независимо от синхронности сигналов на шинах 9.1-9.N и шине 11.

Техническими преимуществами устройства являются более высокое быстродействие при формировании выходных сигналов и расширенные функциональные возможности. Первое является следствием того, что в предлагаемом устройстве снижены по сравнению с известным задержки выходных сигналов относительно тактового сигнала, так как в известном устройстве задержки последовательно включенных ключей суммируются. Второе обусловлено наличием в нем возможности синхронизации произволь— ного числа входных сигналов одновреФормула изобретения

Пног оканальное устройство для временного разделения и синхронизации импульсных сигналов, содержащее с первой по N-ю входные шины, которые соединены с соответствующими тактовыми разрядными входами N-разрядного регистра, инверсные разрядные выходы которого соединены с входами упра вления соответственно с первого по N-й ключей с запоминанием сигнала управления, выходы которых соединены с соответствующими разрядными входами сброса Nра зрядног î р егис тра и с оединены с с оответствуюшими выходными шинами, а инверсный информационный вход ключа с запоминанием сигнала управления первого канала соединен с выходом инвертора, вход которого соединен с шиной тактового сигнала, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет уменьшения. задержек выходных сигналов всех каналов до величины задержки выходного сигнала первого канала по отношению к тактовому сигналу при одновр еменном расширении функциональных возможностей за счет обеспечения возможности синхронизации произвольного

1651361

V

М

Выход

Составитель А.Смирнов

Техред Л.Сердюкова

Корректор Н. Ревская

Редактор Е.Папп

Заказ 1610 Тираж 477 Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

f13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 числа входных сигналов одновременно, в него введены с первого по N-й элементы И, дешифратор, приоритетный шифратор, шина режима, шина началь5 ной установки с первой по N-ю шины управления, которые соединены с соответствующими информационными ра эрядными входами Н-разрядного регистра, вход сброса которого соединен с шиной 1п начальной установки, инверсные разрядные выходы соединены с соответствующими входами приоритетного шифратора, выходы которого поразрядно соединены с входами дешифратора, выходы которого соединены с первыми входами соответствующих элементов И, вторые входы которых соединены с шиной режима, а инверсные информационные входы с первого по N-й ключей с запоминанием сигнала управления соединены между собой, причем каждый ключ с запоминанием сигнала управления выполнен по входу управления с расширением по ИЛИ и при этом дополнительный вход управления каждого ключа с запоминанием сигнала управления соединен с выходом соответствующего элемента И.