Делитель частоты следования импульсов

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) {И) (51)5 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

r1O ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4489654/21 (22) 05. 10.88 (46) 30.05.91. Бюл. М 20 (72) В.Е.Тетерятников (53) 621.374 (088.8) .(56) Авторское свидетельство СССР

1! 1206954 кл. Н 03 К 23/66, 04.07.84.

Авторское свидетельство СССР

Р 1298899, кл. . Н 03 К 23/00, Н 03 К 23/40, 08.10.85. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислиИзобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, в хрониэаторах и в цифровых синтезаторах частот.

Цель изобретения — расширение функциональных воэможностей путем обеспечения воэможности регулирования длительности выходного импульса при сохранении его начальной фазы.

На фиг.! приведена электрическая структурная схема делителя частоты следования импульсов; на фиг.2— электрическая структурная схема блока сравнения.

Делитель частоты следования импульсов содержит первый и второй счетчики 1 и 2 импульсов, информационные входы которых соединены с

2 тельной техники, в хрониэаторах и цифровых синтезаторах частот. Цель иэобр етения — расширение функциональных возможностей путем обеспече ния возможности регулирования длительности выходных импульсов при сохранении его начальной фазы. Это достигается введением инвертора 7, элементов И 4, 5, 8 и 9, одновибраторов 10 и 12, блока !4 сравнения и шины 16 опорного сигнала. Устройство также содержит счетчики 1 и 2 импуль» сов, триггер 11, дешифраторы 13 и

17, входную,б,кода коэффициента деления 3 и выходную 15 шины. Приведено выполнение блока 14 сравнения. s,ï. ф-лы, 2 ил. шиной 3 кода коэффициента деления, суммирующий и вычитающий входы первого счетчика 1 импульсов соединены с выходами соответственно первого и второго элементов И 4 и 5, первые входы которых соединены с входной шиной 6 и через инвертор 7 и первыми входами третьего и четвертого элементов И,8 и 9, выходы которых соединены соответственно с суммирующим и . вичитающим входами второго счетчика 2 импульсов, вход записи которого через первый одновибратор 10 соединен. со вторыми входами первого и четвертого элементов И 4 и 9 и с первым выходом триггера 11, второй вывод которого соединен со вторыми входами второго и третьего элементов

И 5 и 8 и через второй одновибратор

1653156

12 со входом записи первого счетчика

1 импульсов, выходы которого через

;первый дешифратор 13 соединены с . первым входом триггера 11 и непосред5 ственно с первой группой входов блска 14 сравнения, выход которого соединен с выходной шиной 15, опорный вход - с шиной 16 опорного сигнала, вторая группа входов - с выходами второго счетчика 2 импульсов и через второй дешифратор 17 со вторым входом триггера 11.

1.

Блок 14 сравнения содержит первый и второй .цифроаналоговые преобразователи 18 и 19, входы которых соединены соответственно с первой и со второй группами входов блока 14 сравнения, выходы — с резестивным делителем напряжения, состоящим из 20 трех последовательно соединенных резисторов 20, 21 и 22, первый и второй отводи которого соединены соответственно с инвертируюпдм входом первого компаратора 23 и с неннвертирующим 25 входом второго компаратора 24, выходы которых через элемент ИЛИ 25 соединены с выходом блока 14 сравнения, опорный вход которого соединен с неинвертирующим входом первого и с инвертирующим входом второго компараторов 23 и 24.

Устройство работает следующим образом.

После. включения устройства триггер 3

11 может находиться в одном из двух состояний. При единичном состоянии триггера 7 счетчик 1 в режиме суммирования, а счетчик 2 — в режиме вычитания. При нулевом состоянии тригге- 40 ра 11 режимы работы этих счетчиков противоположны,.

При поступлении входного сигнала на шину 6 через открытые элементы

4,9 и 5,8 проходят импульсы, которые в одном счетчике суммируются в произвольным в нем числом, а в другомвычитаются. При -установлении в процессе счета одного из счетчиков в нулевое состояние на выходе соответствующего дешифратора 13., 17 сформируется импульс, который воздействует на триггер 11 и либо подтвердит преж-нее его состояние, либо переключит его в противоположное состояние. При

55 переключении триггера 11 на одном из его выходов сформируется фронт перепара напряжений„ который запустит соответствуюший одновибратор 10 или

12, выходной импульс которого запишет в другой счетчик двоичное число, поступающее по шине 3.

Таким образом автоматически установится исходное состояние устройства, при котором в одном счетчике установится режим суммирования и нулевое состояние всех его разрядов,а в другом — режим вычитания и число, равное заданному с шины 3.

После этого начичается циклический процесс деления часТоты, при котором в одном счетчике в режиме суммирования число монотонно увеличивается от нуля до значения кода на шине 3, а в другом счетчике в режиме вычита1mz.. число монотонно уменьшается от значения кода на шине 3 до нуля, и при переключении триггера 11 в противоположное состояние, режимы работы счетчиков меняются и процесс деления частоты возобновляется.

Параллельные двоичные коды с выходов разрядов счетчиков 1 и 2 посту" пают в блок 14, где преобразователями 18 и 19 преобразуются в напряжения. Эти напряжения через резистивный делитель, выполненный на резисто рах 20, 21 и 22, поступают на входы компараторов 23 и 24, где сравниваются с напряжением, поступающим с ши" ны 16, На выходе элемента 25 и на шине 15 формируется уровень логической единицы всякий раз, когда разность напряжений на первом и втором отводах резистивного делителя напряжения превышает значения напряжения, поступающего с шины 16.

Для необходимости организации серии "вложенных" друг в друга выходных импульсов в блок 14 сравнения необходимо ввести дополнительные компараторы и элемента ИЛИ, подключив их аналогично имеющимся, но со своими шинами опорных сигналов. формула изобретения

1. Делитель частоты следования импульсов, содержащий первый и второй счетчики импульсов, выходы которых соединены с входами соответственно первого и второго дешифраторов, выход первого из которых соединен с первым входом триггера, входную и выходную шины и шину кода коэффициента деления, которая соединена с инФормационными входами первого счетчи=

5 165 ка импульсов, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности регулирования длительности выходного импульса при сохранении его фазы, в него введены инвертор, четыре элемента И, первый и второй одновибраторы, шина < опорного сигнала и блок сравненйя, выход которого соединен с выходной шиной, опорный вход - с шиной опорного сигнала, первая и вторая группы входов соединены с выходами соответственно первого и второго счетчиков импульсов, информационные входы второго счетчика импульсов соединены с . информационными входами первого счетчика импульсов, суммирующий и вычитающий входы которого соединены с выходами соответственно первого и второго элементов И, первые входы которых соединены с входной шиной и через инвертор с первыми входами третьего и четвертого элементов И, выходы которых соединены соответственно с суммирующим и вычитающнм входами второго счетчика импульсов, вход записи которого через первый одновибра-. тор соединен с вторыми входами пер3156 ваго и четвертого элементов И и с первым выходом триггера, второй вход которого соединен с выходом второго

5 дешнфратора, второй выход — с вторымн входами второго и третьего элементов И и через второй одновибратор с входом записи первого счетчика им-. пульсовв.

1О

2. Устройство по п.1, о .т л и— ч а ю щ е е с я тем, что блок сравнения содержит первый и второй цифроаналоговые преобразователи, входы которых соединены соответственно с первой и второй группами входов блока сравнения, выходы — с резистивными делителями напряжения, состоящим из трех последовательно соединен20 ных резисторов, первый и второй отводы которого соединены соответственно с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы кото«

25 рых соединены через .элемент ИЛИ с выходом блока сравнения, опорный вход которого соединен с неинвертирующим входом первого и с инвертирующим входом второго компараторов.

16

2.1

1653156

Составитель A. Соколов

Редактор И.Сегляник Техред Л.Олийнык Корректор Н.Король

Заказ 1781 Тираж,4 70 Подписное

БНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35„ Раушская наб., д. 4/5

П изводственно-издательский комбинат Патент, r Ужгород, ул. Гагарина, 101

tI н ро