Делитель частоты следования импульсов

 

Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники. Цель изобретения - повышение быстродействия - достигается за счет введения (п + 1)-разрядного дешифратора 5 и вентиля 9 и организации новых функциональных связей . Устройство также содержит триггеры 1-3, n-разрядный счетчик 4 импульсов, вентили , входную и выходную шины 10 и 11. Быстродействие обеспечивается за счет отсутствия предустановки триггера 1, понижающего в два раза частоту входных импульсов . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 23/00, 23/66.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4449358/21 (22) 04.05.88 (46) 30.01.91. Бюл. № 4 (72) Ю.В. Смирнов (53) 621,374(088.8) (56) Авторское свидетельство СССР № 1307587, кл. Н 03 К 23/66, 25.12.85.

Авторское свидетельство СССР № 1368984, кл. Н 03 К 23/66, 26.05.86.

Авторское свидетельство СССР

¹ 1431069, кл. Н 03 К 23/66, 04,02.87. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ

„„Я „„1624687 А1 (57) Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники.

Цель изобретения — повышение быстродействия — достигается за счет введения (n +

1)-разрядного дешифратора 5 и вентиля 9 и органиэации новых функциональных связей. Устройство также содержит триггеры

1 — 3, и-разрядный счетчик 4 импульсов, вентили 6 — 8, входную и выходную шины 10 и 11.

Быстродействие обеспечивается за счет отсутствия предустановки триггера 1, понижающего в два раза частоту входных импульсов. 1 ил.

1624687

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, Цель изобретения — повышение быстродействия.

На чертеже приведена электрическая структурная схема делителя частоты следования импульсов.

Устройство содержит первый, второй и третий триггеры 1, 2 и 3, и-разрядный счетчик 4 импульсов, (n + 1)-разрядный дешифратор 5 первый, второй, третий и четвертый вентили 6, 7, 8 и 9 (первый и четвертый типа

ЗАПРЕТ, второй и третий типа ИЛИ), входную и выходную шины 10 и 11, при этом входная шина 10 соединена со счетным входом первого триггера 1, первый выход которого соединен с первым (инверсным) входом первого вентиля 6, со вторым (инверсным) входом четвертого вентиля 9, Bbl ход которого подключен ко входу сброса третьего триггера 3, со, счетным входом иразрядного счетчика 4 импульсов и с информационным входом третьего триггера 3, выход которого соединен со входом сброса и-разрядного счетчика 4 импульсов, с первым входом третьего вентиля 8, выход которого подключен к выходной шине 11, и со вторым входом второго триггера 2, первый и второй выходы которого соединены со входами управления соответственно сложе— нием и вычитанием и-разрядного счетчика 4 импульсов, первый вход соединен с выходом первого вентиля.6, второй вход которого соединен со вторыми входами второго и третьего вентилей 7 и 8 и с i-выходом (n +

1)-разрядного дешифратора 5, вход младшего (нулевой) разряда которого соединен со вторым выходом первого триггера 1, входы старших разрядов (с 1-го по i-й) соединены поразрядно с выходом и-разрядного счетчика 4 импульсов, первый выход соединен с первым (прямым) входом четвертого вентиля 9, (N -1)-й выход — с первым входом второго вентиля 7, выход которого соединен с тактовым входом третьего триггера 3, причем N равно 2", à I может принимать значение от 1 до N-2, Устройство работает следующим образом.

Триггер-1 и счетчик 4 образуют (п + 1)разрядный счетчик импульсов, младший разряд которого работает в режиме непрерывного двоичного счета, а старшие разряды могут сбрасываться в нуль. Емкость этого счетчика импульсов определяет величину максимального коэффициента деления устройства. Все триггеры счетчика 4 сраба5

35

50 подсчета (К+1)-го входного импульса триг55

30 тывают по заднему фронту поступающих на их вход импульсов.

Дешифратор 5 имеет N = 2" выходов, и+1

На выходах дешифратора формируется сигналы единичного уровня при соответствующих кодовых комбинациях íà его (и + 1)-х входах. Нулевой и (N-1)-й выходы дешифратора 5 не используются, Первый выход дешифратора 5 используется для контроля нулевого состояния счетчика 4 в том случае, когда триггер 1 находится в единичном состоянии. (N-2)-й выход дешифратора 5 используется для определения момента перехода счетчика 1 в состояние "Все единицы". I-й (коммутируемый) выход дешифратора 5 определяет величину К коэффициента деления устройства.

В исходном состоянии триггеры 1, 2 и 3, а также триггеры счетчика 4 установлены в нулевые состояния (цепи установки на схеме не показаны).

При поступлении на шину 10 входных импульсов начинается их счет. При подсчете

К-го входного импульса на i-м выходе дешифратора 5 появляется сигнал единичного уровня, который поступает на второй вход вентиля 6, и через вентили 7 и 8 — на тактовый вход триггера 3 и на шину 11.

Дальнейшая работа устройства определяется состоянием триггера 1, в которое он переходит после подсчета К-го входного импульса.

Если К-й входной импульс является четным, то после его подсчета триггер 1 оказывается в нулевом состоянии, в результате чего сигнал сдиничного уровня со второго выхода триггера 1 закрывает вентиль 6, а также поступает на информационный вход триггера 3. Поэтому после подсчета К-го входного импульса (при четном К) триггер 2 остается в исходном состоянии, а триггер 3 переходит в единичное состояние. При этом сигнал единичного уровня с выхода триггера 3 поступает на второй вход триггера 2, подтверждая его исходное состояние, на вход сброса счетчика 4, и через вентиль 8— на шину 11. Счетчик 4 при этом обнуляется, а на нулевом выходе дешифратара 5 появляется сигнал единичного уровня. После гер 1 переходит в единичное состояние, в результате чего открывается вентиль 9. а на первом выходе дешифратора 5 появляется сигнал единичного уровня, который через открытый вентиль 9 поступает на вход сброса триггера 3. В результате прекращается обнуление счетчика 4 и заканчивается выходной импульс на шине 11.

В дальнейшем (при четных K) работа устройства повторяется, 1624637

Составитель м, Соколов

Редактор Т, Лазоренко Техред M.Моргентал Корректор А. Долинич

Заказ 202 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб.; 4!5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Если К-й входной импульс является нечетным, то после его подсчета триггер 1 оказывается в единичном состоянии, в результате чего после подсчета К-го входного импульса состояние триггера 3 не изменяется, а триггер 2 переходит в единичное состоя ние. В ыходн ы ми сигналами триггера

2 счетчик 4 переводится в режим вычитания.

Очередной (К+1)-й входной импульс переводит триггер 1 в нулевое состояние, в результате чего содержимое счетчика 4 умень.вдается на единицу, а сигнал на i-u выходе дешифратора 5 и, следовательно, на шине 11 становится нулевым.

Поскольку при подсчете К-m входного импульса (К вЂ” число нечетное) в счетчике 4 было записано число О,",К-1), то после подсчета (К+1)-го входного импульса в счетчик 4 буде.г записано число 0,5(К-1)-1, После подсчета (К+3)-t o входного импульса в счетчике

4 будет записано число 0,5 {К-1)-2, После подсчета (K+m)-го входного импульса (m— нечетное число) в счетчике 4 будет записано число 0,5 (К-1)-0,5 (m+1). Нетрудно видеть, что при m = K-2, т.е. после подсчета (2К-2)-го входного импульса, счетчик 4 перейдет в нулевое состояние. При подсчете (2К-1)-го входного импульса триггер 1 перейдет в единичное состояние, а после 2К-ro входного импульса — в нулевое. При этом из счетчика 4 будет вычтена очередная единица, что приведет к его установке в состояние

"Все единицы". Поэтому после посчета 2Кго входного импульса на (й-2)-м выходе дешифратора 5 появляется:игнал единичного уровня, который через вентиль 7 поступает на тактовый вход триггера 3. Триггер 3 переходит при этом в единичное состояние, в результате чего появляется выходной импульс устройства и осуществляется сброс триггера 2 и счетчика 4 s исходное состояние. При переходе триггера 2 в нулевое состояние счетчик 4 переводится в режим сложения.

Очередной (2К+1)-й входной импульс переводиттриггер 1 в единичное состояние, в результате чего на первом выходе дешифратора 5 появляется сигнал единичного

45 уровня, который через открывшийся вентиль 9 поступает на вход сброса трипера 3.

Триггер 3 переходит при этом в нулевое состояние, в результате чего заканчивается выходной импульс делителя, а устройство оказывается в исходном состоянии, В дальнейшем при делении на нечетные коэффициенты работа устройства повтоояется сдвоенными циклами, причем в нечетных циклах счетчик 4 работает в режиме сложения, а в четных — в режиме вычитанио.

Cboрмула изоáретения

Делитель частоть: следования импульсов„.содержащий первый триггер, счетный вход которого соединен с входной шиной, первый выход — со счетным входом и-разрядного счетчика импульсов, входы управления сложением и вычитанием которого соединены соответственно с первым и вторым выходами второго триггера, первый вход которого соединен с выходом первого вериг;иля, третий триггер, тактовый вход кото ого соединен с выходом второго вентиля, и третий вентиль, выход которого соединен с выходной шиной, о т л и ч а юшийся тем, что, с целью повышения быстродействия, в него введен (и+1,:-разрядный дешифратор и четвертный вентиль, выход которого соединен с входом сброса третьего триггера, первый вход с и рвым выходо л (n+1)-разрядного дешифратора. вход младшего разряда которого соединен с вторым выходом первого триггера, первый выход которого соединен с вторым входом четвертого вентиля, с первый входом первого вентиля и с информационным входом третьего триггера, вь,ход которого соединен с первым входом третьего вентиля, с вторым входом второго триггера и с входом сброса и-разрядного счетчика импульсов, выходы которого соединены поразрядно с входами старших разрядов (и+1)-разрядного дешифратора, (N-2)-й, где N = 2", выход которого соединен с первым входом второго вентиля, второй вход которого соединен с

i-м, где i изменяется от 1.до N-2, выходом (п+1)-разрядного дешифраторг и с вторыми входами первого и третьего вен гилей.