Устройство для сдвига информации

 

Изобретение относится к вычислительной технике и может быть использовано в высокопроизволительных системах обр,, Ьотки информации Целью изобретения ягляется расширениг фу цпональкых возможностей за снег возможности задания двоичным кодом величины сдвига при разрядности устройства, че равной 2Р (о О 1 ...). Устройство позволяет осуществлять сдвиги N-рафодных операндов с гомощью модулей сдвиги для п ,133ррд.ных операндов за один проход 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s G 06 F 7/38

" MP

"""ЧРЯ т д — 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4720294/24 (22) 09.06.89 (46) 15,06,9",. Бюл. N. 22 (72) М.Д.Корнев и В.А.Базин, (53) 681.325(088.8) (56) Авторское свидетельство СССР

N. 798820, кл. G 06 F 7/38, 1978.

Авторское свидетельство СССР

М 1368873, кл. G 06 F 7/38, 1986. (54) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ

Изобретение относится к вычислитель ной технике и может быть использовано в высокопроизводительных системах обра-. ботки информации, в первую очередь построенных с применением БИС, Цель изобретения — расширение функциональных возможностей за счет задания двоичным кодом величины сдвига при разрядности устройства, не равной2Р (р= 0, 1 „,).

На фиг.1 представлена схема устройства для сдвига информации; на фиг.2 — схема формирователя кода сдвига; на фиг.3 — то же, вариант исполнения.

Устройство (фиг.1) содержит группу 1 блоков 2 входных мультиплексоров, группу

3 модулей 4 сдвига, группу 5 блоков 6 элементов ИЛИ, элемент НЕ 7, формирователь

8 кода сдвига, первый 9 и второй 10 блоки мультиплексоров управления, информационный вход 11 устройства, вход 12 направления сдвига устройства, вход 13 кода величины сдвига устройства, выход 14 устройства, вход 15 величины сдвига модуля 4 сдвига, информационный вход 16 модуля 4 сдвига, вход 17 направления сдвига модуля Ы „1656524 Al (57) Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных системах обр,.:ботки информации. Целью изобретения является расширение функциональных возможностей за счет возможности задания двоичным кодам величины сдвига при разрядности устройства, не равной 2 (р =

О, 1г ...), Устройство позволяет осуществлять сдвиги N-разрядных операндов с памошью модулей сдвига для и- )азрядных операндов за адин проход. 3 ил.

4 сдвига, выход 18 модуля 4 сдвига, с первого по юестои выходы 19 — 2л ф рыироввтллл

8 кода сдвига, выходы 25 и 26 первого 9 и второго 10 блоков мультиплексоров управления соответственно.

На фиг.1 как D; (i = 0 — kn - 1) обазначены разряды информационного входа 11 устройI ства. Ъ грорыировлтелв о кодл сдвиге)фиг 2) со-, Ок держит с первого по шестой узлы 27 — 32 по- (д стоянной памяти, адресные входы которых соединены с входом формирователя 8 кода сдвига, с первого по шестой выходы 19 — 24 ко араго являются выходами соответствующих узлов 27 — 32 постоянной памяти.

Формирователь 8 кода сдвига (фиг.3) содержит с первого по третии увлы 33 — Зо по- д;» стаянной памяти, узел 36 преобразования ъ прямого кода в дополнительный код по модулю k, вычитатель 37 по модулю k, узел 38 преобразования прямого кода в дополнительный код по модулю и, вычитатель 39 по модулю N, причем вход формирователя 8 кода сдвига соединен с входом уменьшаемого вычитателя 39 по модулю N, с адерсными входами- узлов ЗЗ и 35 постоянной

1656524 памяти, вход единичного потенциала устройства соединен с входом вычитаемого вычитателя 39 по модулю N, выход которого соединен с адресным входом узла 34 постоянной памяти, выход узла ЗЗ постоянной памяти соединен с выходом 20 и через узел

36 преобразователя прямого кода в дополнительный код по модулю k с выходом 19 формирователя 8 кода сдвига, выход узла 34 постоянной памяти соединен с входом вычитаемого вычитателя 37 по модулю k и с выходом 22 формирователя 8 кода сдвига, выход 21 которого соединен п Выходом вычитателя 37 по модулю К вход уменьшаемого которого соединен с входом константы (k - 2) устройства, выход узла 35 постоянной памяти соединен с выходом 23 и через узел . 38 преобразования прямого кода в дополнительный код по модулю и с выходом 24 формирователя 8 кода Сдвига.

Устройство (фиг 1) осуществляет циклические сдвиги влево (ЦЛ)) и вправо (ЦП) на величину 1/О kn — 1/ N — (Й = k n, k— целое, k > 1) — разрядной информации, имеющей следующий вид:

Do, D1, .... Dn-1; Dn Dn+1 .... D2n-1

D(k-1)п ". О((п-1.

При выполнении операции ЦЛ на вход

12 подается сигнал логической единицы,, при выполнении операции ЦП на тат же вход подается сигнал логического нуля.

Формирователь 8 кода сдвига осуществляет преобразование величины сдвига ус тройства по следующим правилам: выход 19 выдает информацию (k-(— )) mod К ! и где (Х) — целая часть Х; выход 20 выдает информацию (— 1 ! п выход 21 выдает информацию (k - 2 (-(— )- - ) ) mod K; п выход 22 выдает информацию выход 23 выдает информацию !

-(— ) и ! и выход 24 выдает информацию (п-(!-(— ) п)modn, l

В формирователе 8 кода сдвига (фиг.2) разрядность адресного входа узлов 27-32 постоянной памяти не менее ) log2N (, раэрядность их выходов — не менее ) logzk (для узлов 27 — 30 и ) logan (— для узлов 31 и 32, В формирователе 8 кода сдвига (фиг.3) разрядность входов узлов 33 — 35 постоян5 ной памяти не менее ) !о92й (, разрядность выходной информации узлов 33 и 34 не менее ) logzk (, узла 35 — не менее ) logan (, В узлах 33, 35 по адресам содержится !

10 информация (— ) и I -(— ) n соответствени и но, а в узле 34 по адресу содержится .информация (— ), где = (I - 1) mod N. ! и

Количество двоиччых разрядов, необхо15 димое для кодирования величины сдвига уотройства аналога, обозначим

I =)logzk n( где)X(- ближайшее целое, большее или равное Х, 20 Количество двоичных разрядов, необходимое для кодирования величины сдвига (!), подаваемой на модули сдвига, реализован- ные согласно аналогу, обозначим через

3 ) logan (.

25 Количество двоичных разрядов, необходимое для кодирования управления блоками входных мультиплексоров, равно ) logzk (.

Рассмотрим работу устройства (фиг.1)

30 на примере N = 30, n = 6.

В этом случае

K=N/n=5; L=5; 3.

Рассмотрим сначала операцию ЦЛ на = 29 разрядов.

35 Информация D(), ...., Dzg через информационный вход 11 порциями по 6 разрядов поступает на группу 1 блоков 2 входных мультиплексоров.

Единица с входа 12 поступает непос40 редственно на входы 17 первых пяти модулей сдвига, и эти модули сдвига будут выполнять операцию "Сдвиг влево логический "(ЛЛ). На входы 17 вторых пяти модулей благодаря элементу НЕ 7 поступает код

45 операции "Сдвиг логический вправо" (ЛП).

Величина сдвига с входа 13, поступающая на формирователь 8, имеет следующий вид: 11 101. На выходах 19 — 22 формирователя 8 имеем "1", "4", "4", "4" соответствен50 но.

Единичное значение через вход 12 устройства коммутирует на выход блока 9 мультиплексоров управления второй вход, и на выход блока 9 мультиплексоров управления поступают разряды с выхода 20, т.е. в двоичном изображении код "100". Под действием единичного значения с входа 12 блок 10 мультиплексоров управления также коммутирует второй вход, и на выход блока 10

1656524 мультиплексоров управления передаются разряды с выхода 22, т.е. двоичный код

"100"..

На выходы 23 и 24 поступает информация: "5" и "1" соответственно. 5

Таким образом, первые пять блоков 2 мультиплексоров под действием управляющих сигналов "100" коммутируют на модули

4 сдвига следующую информацию:

024 "; 030 Оо» ° . »D5; 06» ° 011» D12» °,D17» 10

018...023.

Эти модули сдвига выполняют операцию ЛЛ на пять разрядов, и на их выходах

18 будет следующая информация:

Озо,0,...0: D5,0,...0; D11,0,...0; 017, 0,...0; Огз, 15

0,...0.

Вторые пять блоков 2 мультиплексоров под действием управляющих сигналов

"100" коммутируют на модули сдвига следующую информацию: 20

Do,...,О5» 06» ° ° °,011» 0 12» ° 017» 018 ° ° »023»

D24,...0зо

Вторые пять модулей сдвига выполнят операцию ЛП на один разряд и на их выходах 18 получаем: 25

О, Оо.-..04, О, 06,...,0e О, 012,...,D16; О, 018 .,CbZ О, 024,...029.

Группа 5 блоков 6 элементов ИЛИ осуществляет склейку этих двух результатов, и на выход 14 поступает результат операции: 30

036Ä... D4; 05,...Ю10; 011,...Ю16; 017,... 022!

D23,...,D29.

Рассмотрим теперь операцию ЦП на I =

12 разрядов.

Как и в предыдущем случае, информа- 35 ция через информационный вход 11 поступает на группу 1 блоков 2 мультиплексоров.

Нулевое значение с входа 12 поступает на первые пять модулей 4 сдвига, и эти модули выполнят операцию ЛП. На вторые 40 пять модулей сдвига, благодаря элементу

НЕ 7 поступает код операции ЛЛ.

С входа 13 на формирователь 8 поступает двоичный код величины сдвига "01 100", он осуществляет преобразование этого дво- 45 ичного кода, в результате чего на выходах

19 — 22 "3", "2", "2" и "1" соответственно.

Под действием сигнала входа 12, равного нулю, блок мультиплексоров коммутирует на свой выход информацию с выхода 19, 50 т.е. двоичный код "011". Аналогично блок 10 мультиплексоров коммутирует на выход информацию с выхода 21, т.е, двоичный код

"010".

Таким образом, на первые пять блоков 55

2 входных мультиплексоров поступает управляющий код "011", на вторые пять—

"010".

Под действием этих сигналов управления первые пять блоков 2 входных мультиплексоров коммутируют на модули 4 сдвига ;следующую информацию:

018,...,0гз: D24.....030; 0,,...,05; D6,...,011

012„.. Ю17.

Код величины сдвига для первых пяти модулей 4 сдвига формируется на выходе 23 и равен нулю.

Для вторых пяти модулей сдвига код величины сдвига определяется выходом 24 и равен нулю.

Первые пять модулей сдвига выполняют операцию Л П на "0" разрядов и на их выходах 18 присутствует следующая информация, 018,...,D23; 024,...,030; Do ...,D5; 06,...,D11;

012," Ю17

Вторые пять блоков 2 мультиплексоров под действием управляющих сигналов "010" коммутируют на модули сдвига следующую информацию:

D 18, Огз; 024 Озо; Do„„.05; D6,"„011;

012,...,017.

Вторые пять модулей сдвига выполняют операцию ЛЛ на "О" разрядов и на их выходах получаем:

D18,. „023; 024,...,030; Оо,...,05, 06„... 011;

D 12,...Ю17.

Группа 5 блоков 6 элементов ИЛИ производит склейку этих двух результатов, и на выход 14 поступает результат операции:

018"" Огз; 024,...Юзо; Îo,...,D5; 06 011;

012«" Р17

r„, Если N = k и и k = 2" . n = 2, то формирователь 8 существенно упрощается. В этом случае I = f1 + f, и выход 20 определяется значением F1 старших разрядов кода входа

13, а выход 19 определяется как дополнительный код от этой величины, Выход 23 определяется значением ( младших разрядов кода входа 13, а выход

24 — дополнительным кодом этого значения, Выход 22 определяется старшими I1 разрядами разности /I - 1/ mod N, а выход

21 — дополнительным кодом этой величины, уменьшенной на "2".

Формула изобретения устройство для сдвига информации, содержащее группу блоков входных мультиплексоров, с первого по k-й (k = N/n, N— разрядность информации, n — разрядность модуля сдвига, k — целое, большее единицы) модули сдвига группы и элемент НЕ, причем вход направления сдвига устройства соединен с входом элемента Н Е, выходы с первого no k-й блоков входных мультиплексоров группы соединены с информационными входами соответствующих модулей сдвига группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможно1656524 стай путем задания двоичным кодом величины сдвига при разрядности устройства, не равной 2Р (р = О, 1, „.), оно содержит с (k+ 1)-ro по 2k-й модули сдвига группы, группу блоков элементов ИЛИ, формирователь кода сдвига, первый и второй блоки мультиплексоров управления, причем вход кода величины сдвига устройства соединен с входом формирователя кода сдвига, первый и второй выходы которого соединены с соответствующими информационными входами первого блока мультиплексоров управления, выход которого соединен с управляющими входами с первого по k-й блоков входных мультиплексоров группы, третий и четвертый выходы формирователя кода сдвига соединены соответственно с первым и вторым информационными входами второго блока мультиплексоров управления, выход которого соединен с управляющими входами с (k + 1)-го по 2k-й блоков входных мультиплексоров группы, выходы которых соединены с информационными входами соответствующих модулей сдвига группы, входы направления сдвига которых соединены с выходом элемента НЕ, вход которого соединен с управляющими входами первого и второго блоков мультиплексоров управления и с входами направления сдвига с первого по k-й модулей сдвига группы, пятый и шестой выходы формирователя кода сдвига соединены с входами величины сдвига соответственно с первого по k-й и с (k+ 1)-ro no

2k-й модулей сдвига группы, выходы с пер5 вого по k-й модулей сдвига группы соединены с первыми входами соответствующих блоков элементов ИЛИ группы, выходы которых являются выходом устройства, выходы с (k+ 1)-го по 2k-й модулей сдвига группы

10 соединены соответственно с вторыми входами блоков элементов ИЛИ группы, входы разрядов j-го информационного входа 1-го блока входных мультиплексоров группы (i, J=

= 1 - k) соединены соответственно с входами

15 разрядов Ni-ой группы информационного входа устройства

М= f(i+J-1), при J < (k-i+1)

L (1 + J-,k - 1), при J >(k - i + 1), 20 информационные входы первого блока входных мультиплексоров группы соединены с соответствующими информационными входами 2k-ro блока входных мультиплексоров группы, информацион25 ные входы E-го (6 = =2 - k) блока входных мультиплексоров группы соединены с соответствующими информационными входами (k + 3 - 1)-го блока входных мультиплексоров группы.

1656524

1656524

Составитель А. Клюев

Редактор Л. Веселовская Техред M.Moðãåíòàë

Корректор О, Кравцова

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 2052 Тираж 400 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5