Устройство для контроля параметров

 

Изобретение относится к контрольноизмерительной технике и может быть использовано при создании технических средств контроля сложных объектов. Цель изобретения - повышение быстродействия устройства Устройство содержит задатчик 1 программ, блок 2 сравнения блок 3 управления , блок 4 вывода результата, анализатор 5 параметров и коммутатор 6. В устройстве обеспечивается двуступенчатый контроль параметров, причем повторный контроль используется только при необходимости , за счет чего повышается быстродействие устройства, а также достоверность контроля. 2 з п ф-лы. 10 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕ СКИХ

РЕСПУБЛИК (si)s G 06 Е 15/46

ГОСУДАРСТВ Е ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ Екает СССР л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4731782/24 (22) 20.06.89 (46) 15.06.91, Бюл. hh 22 (71) Ростовское конструкторское бюро электромеханических приборов (72) В.P.Ðàä÷åíêî и В.С.Шишов (53) 621.396(088.8) (56) Патент США М 3906437. кл. 340-27, опублик. 1975.

Авторское свидетельство СССР

М 1436718, кл. 6 06 F 15/46, 1987.!

Ы 1656557 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ (57) Изобретение относится к контрольноизмерительной технике и может быть использовано при создании технических средств контроля сложных объектов. Цель изобретения — повышение быстродействия устройства, Устройство содержит задатчик

1 программ, блок 2 сравнения блок 3 управления, блок 4 вывода результата, анализатор 5 параметров и коммутатор 6, В

° устройстве обеспечивается двуступенчатый контроль параметров, причем повторный контроль используется только при необходимости, за счет чего повышается быстродействие устройства, а также достоверность контроля. 2 з.п.ф-лы, 10 ил.

1656557

Изобретение относится к контрольноизмерительной технике и может быть использовано при создании технических средств контроля сложных объектов, Целью изобретения является повышение быстродействия устройства, В устройстве анализируют параметр и, сравнивая выявленное значение отклонения контролируемого параметра относительно половины поля допуска на него с заданной зоной доверительной оценки, принимают решение о выводе результата контроля и перехода к контролю следующего параметра, если результат контроля оказался в этой зоне, Если же результат контроля не попал в зону доверительной оценки, то повторно анализируют параметр, переводя перед этим анализатор параметров на другой диапазон, соответствующий выявленному в результате первого анализа параметра значению его отклонения относительно Iloлавины поля допуска, изменяют исходные данные для анализа, а полученный в результате повторного анализа результат контроля признают окончательным.

На фиг,1 представлена блок-схема устройства; на фиг.2 — схема задатчика программ; на фиг.3 — фрагмент схемы устройства, на котором раскрыты блок сравнения, блок управления и блок вывода результата и их связи; на фиг.4 — схема узла сравнения из состава блока сравнения; на фиг.5 — укрупненный алгоримт работы предлагаемого устройства; на фиг.6 — модуль алгоритма работы анализатора параметров для случая его программно-алгоритмической реализации; на фиг. 7 — модуль алгоритма работы блока сравнения и блока управления для случая программно-алгоритмической реализации; на фиг,8 — модуль алгорима работы задатчика программ с учетом возможности его программно-алгоритмической реализации; на фиг.9 формирование полей допуска для контроля; на фиг.10 — формирование адресов для блока постоянной памяти.

Устройство содержит задатчик 1 программ, блок 2 сравнения, блок 3 управления, блок 4 вывода результата, анализатор 5 параметров, коммутатор 6, обозначен также объект 7 контроля, В состав анализатора 5 параметров входят аналого-цифровой преобразователь 8, блок 9 вычислений и регистр 10.

В состав задатчика 1 программ входят блок 11 постоянной памяти, счетчик 12 адреса, блок 13 регистров оперативной памяти, регистр 14 адреса (его средних разрядов), узел 15 управления, группы усилителей 16, 17 и усилители 18, 19.

Узел 15 управления состоит из формирователей 20, 21 импульсов, элементов 22, 5 23, 24 ИЛИ, элементов 25, 26. 27, 28 задержки, элемента 29 И и триггера 30.

Блок 13 регистров включает регистры

31-1,...,31-7, регистр 32 старших разрядов адреса и регистр ЗЗ команд, 10 В составе блока 2 сравнения (фиг.3) показаны цифровые компараторы 341...,34 — и.

В состав блока 3 управления (фиг,З) входят триггер 35, элементы 36, 37 И, 15 элемент 38 задержки и формирователь 39 импульса, На фиг.3 показан состав блока 4 вывода результата, который состоит из регистра 40, дешифратора 41 и индикатора 42.

20 На фиг.4 раскрыт узел сравнения типа

34 — 1,...,34 — n, где показаны цифровые компараторы 43, 44 и элемент 45 И.

Рассмотрим работу предлагаемого устройства по схеме, представленной на

25 фиг.1.

В исходное состояние устройство приводят подачей сигнала "Сброс" на третий управляющий вход задатчика 1 программ.

Далее сигнал "Сброс" формирует задатчик 1

30 программ. Этот сигнал поступает в анализатор 5 параметров для осуществления сброса элементов памяти преобразователя 8 и блока 9 вычислений и в блок 4 вывода результата для сброса регистра 40.

35 В исходном состоянии сигналы на информационных и управляющих выходах эадатчика 1 программ отсутствуют, вход анализатора 5 параметров посредством коммутатора 6 отключен от объекта 7 конт40 роля. Соответственно отсутствуют сигналы о результатах контроля и управляющие сигналы на выходе анализатора 5 параметров.

Отсутствуют в исходном состоянии управляющие сигналы и на выходах блока 2 сравне45 ния и блока 3 управления, После подачи сигнала "Пуск" ("П1") на второй управляющий вход задатчика 1 программ, последний осуществляет ввод программной информации в блоки 2, 5, 6, При

50 этом в блок 6 вводят информацию о точке снятия информации в объекте 7 контроля, в блок 2 сравнения вводят коды, определяющие значение контрольных зон М, Мг„...Мл (фиг,9), в анализатор 5 параметров — коды

55 номинального значения контролируемого параметра и допуска на него, а также код диапазона преобразования параметра, Последним в анализатор 5 параметров вводят сигнал запуска аналого-цифрового преобразователя. По этому сигналу (фиг.5) в

1656557

5 !

20

55 чика ".. анализаторе 5 параметров с помощью преобразователя 8 осуществляют преобразование в код поданного на его вход параметра, затем по сигналу "Конец преобразования" ("КП") из преобразователя 8 в блоке 9 вычислений осуществляют анализ параметра, формируют и выдают в блок 4 вывода результата информацию об оценке контролируемого параметра "Годен" — "He годен", "Знак" и величину отклонения параметра относительно половины поля допуска ("yx ), выраженную, например, в процентах, "Знак" и величину отклонения параметра ("y<") из анализатора 5 параметров вводят также в блок 2 сравнения а в блок 3 управления из анализатора 5 параметров подают сигнал "Конец анализа"("КА"), По этому сигналу, заданному элементом

38, в блоке 3 уп равления вырабатываю сигнал "Пуск 2" ("П2"), поступающий далее на первый управляющий вход задатчика 1 программ.

В блоке 3 управления определяют, какой результат — первичного или повторного преобразования (анализа) параметра, подлежит передаче в блок 4 вывода результата.

Одновременно в блоке 2 осуществляют сравнение полученного результата анализа с кодами зон, поступающими из задатчика

1 программ. Компаратор 34 — 1 фиксирует попадание результата анализа в зону доверительной оценки, т.е, факт того, что результат анализа находится в верхней части диапазона, правее точки Мп по фиг.9. В этом случае сигнал "МА" (" Модернизация адреса") из блока 2 сравнения в блок 3 управления не выдается, Поэтому триггер 35 останется в исходном положении, следовательно, сигнал "КА" пройдет через элемент 37 И на управляющий вход блока 4 вывода результата в качестве сигнала, резрешающего прием результата анализа в регистр 40 для выдачи на индикацию. Соответственно будет отсутствовать сигнал "MA" и на выходе блока 3 управления.

Другие результаты анализа "yx" при сравнении в компараторах 31-2, „31-и с другими зонами позволяют сформировать и выдать в задатчик 1 программ управляющие сигналы, содержащие информацию о зоне, в которой оказался результат анализа параметра.

Выдачу этих управляющих сигналов в задатчик 1 программ сопровождает, кроме уже отмеченного сигнала "П2", также сигнал

"МА", который первоначально образуется в блоке 2 сравнения на выходе узла сравнения 34-1, а затем, пройдя через открытый сигналом "КА" элемент 36 И, установит триггер 35 в единичное состояние, а с выхода последнего поступит через формирователь

39 на выход блока 3 управления.

Сигнал "П2", поступивший из блока 3 управления в задатчик 1 программ, при отсутствии сигнала "MA" обеспечивает переход к контролю следующего параметра. При этом на выходе задатчика 1 программ поступит сигнал "Сброс", по которому анализатор

5 параметров, блок 3 управления и блок 4 вывода результата будут приведены в исходное состояние. Одновременно с информационных входов коммутзтора 6, ана!изатора 5 параметров, блока 2 срявнения и блока 3 управления будет снята информация, Соответственно будет снята инфОГ.-мация о результатах анализа на выходах анализатора 5 парзметров. Затем аналогично Описанному бу7ет введена новая программная информация в анализатор 5 параметров, коммутатор 6, блок 2 сравнения и блок 3 управления и будет произведен анализ следующего параметра.

Когда же на входы задатчика 1 программ одновременно с сигналом "П2" поступит сигнал "МА . задатчик 1 программ сменит программную информацию на своих втором, третьем "четвертом информационных выходах и выдаст сигнал повторного запуска на анализатор 5 параметров, Смена указанной информации б,дет произведена с учетом результата сравнения из блоха 2 сравнения, поступивие;о на четвертый управляющий вход задатчика 1 программ.

Результат повторного анализа параметра, выполненный анализатором 5 параметров, будет окончательным, и блок 3 управления выдаст сигнал в блок 4 вывода результата на ввод его в регистр 40.

Рассмотрим более подробно работу задатчика программ (фиг.2, 8, 10).

В исходное состояние зэдатчик 1 программ приводят подачей на третий управляющий вход сигнала "Сброс". Этот сигнал, пройдя элемент 23 ИЛИ, поступит на нулевой вход триггера 30 и далее через усилитель 19 — на входы сброса регистров 31-1, 31-2,...,31 — 7, 32 и 33, счетчика 12 адреса и на второй управляющии выход задатчикэ 1 программ.

Запуск задатчика 1 программ произойдет при подаче на его второй управляющий вход сигнала "Пуск" ("П!"). Сигнал "П1", пройдя формирователь 21. окажется сформированным на выходе последнего в виде импульса. Этот импульс поступит на -:åðâûé вход элемента 24 ИЛИ, вход сброса регистра 32 и на третий управляющий выход задат1656557

С выхода элемента 24 ИЛИ импульс подается далее на единичный вход триггера 30 и вход элемента 28 задержки, с выхода которого импульс поступит на установочный вход счетчика 12 адреса, благодаря чему в группы старших и средних разрядов последнего будут переписаны составляющие части слова адреса, содержащиеся в регистрах 32 и 14, Поскольку установочные входы группы младших разрядов счетчика 12 адреса соединены с уровнем логического нуля, в них окажется занесенным код нуля. Этот же код окажется занесенным на этапе начального пуска в группы старших и средних разрядов счетчика 12 адреса.

Будучи задержанным элементом 27, импульс, сформированный формирователем ,21, через элемент 22 ИЛИ попадает на пер,вый вход элемента 29 И, на втором входе которого действует разрешающий потенци ал с выхода триггера 30, Пройдя элемент 29

И, импульс поступит на вход разрешения считывания блока 11 и вход усилителя 18, В первом случае с блока 11 будет считана программная информация, хранящаяся в ячейке по адресу, сформированному в счетчике 12 адреса и действующему на его адресном входе блока 11.

Во втором случае усилителем 18 будет сформирован импульс занесения ("Зн"), который, поступив на соответствующие входы регистров 31 — 1, 31 — 2,...,31 — 7, 32 и 33, обеспечит занесение считанной из блока 11 программной информации в тот из регистров, адрес которого будет присутствовать в адресной части выдаваемого блоком 11 слова.

Импульс, сформированный формирователем 21, будучи задержанным элементом

26 на время, пока будут закончены переходные процессы считывания программной информации из блока 11 и занесение ее в выбранный регистр, поступит с выхода элемента 26 на счетный вход счетчика 12 адреса и увеличит его содержимое на единицу.

Поскольку импульс с выхода элемента

26 задержки через элемент 25 задержки будет подан на второй вход элемента 22 ИЛИ; процесс считывания из блока 11 информационных слов по адресу, формируемому счетчиком 12 адреса, и занесение их в регистры 31-1, 31-2,...,31 — 7, 32 и 33, будет продолжаться до тех пор, пока в регистр 32 не будет введен код старших разрядов начального адреса следующего параметра, а в регистр 33 не будет введена команда "Стоп", которая с выхода этого регистра поступит на нулевой вход триггера 30, приведя последний в исходное состояние.

Введенная в регистры 31 — 1, 31 — 2,...,31—

7 программная информация поступит на соответствующие информационные и управляющие выходы задатчика 1 программ, который перейдет в режим ожидания сигнала "П2" из блока 3 управления, Если одновременно с сигналом "П2" задатчик 1 программ получит сигнал "МА" из блока 3 управления, то в группу средних разрядов счетчика 12 адреса будет введен из блока 2 код, отражающий сведения о начальном адресе программы, обеспечивающей изменение исходных данных — кода диапазона в преобразователе 8 и кодов номинала и допуска в блоке 9 вычислений, Далее аналогично описанному произойдет зались содержимого регистра 32 в группу старших разрядов счетчика 12 адреса и считывание из блока 11 данных, уточненных в соответствии с информацией, занесенной в средние разряды счетчика 12 адресов, Формула изобретения

1. Устройство для контроля параметров, содержащее коммутатор, анализатор параметров, блок вывода результата, задатчик программ и блок управления, информационные входы коммутатора соединены с входами устройства для подключения к выходам объекта контроля, управляющие входы — с первой группой информационных выходов задатчика программ, а выход — с информационным входом анализатора параметров, первая, вторая и третья группы информационных входов которого связаны соответственно с второй, третьей и четвертой группами информационных выходов задатчика программ, первый и второй управляющие входы анализатора параметров соединены соответственно с первым и вторым управляющими выходами задатчика программ, первый и второй информационные выходы и группа информационных выходов анализатора параметров подключены соответственно к первому и второму информационным входам и к группе информационных входов блока вывода результата, первый управляющий вход которого соединен с первым выходом блока управления, а второй управляющий вход — с вторым управляющим выходом задатчика программ, управляющий выход анализатора параметров связан с первым входом блока управления, второй выход которого подключен к первому управляющему входу задатчика программ, второй и третий управляю цие входы которого соединены с входами запуска и сброса устройства соответственно, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введен блок

1656557 t0

45 сравнения, первая группа информационных входов которого соединена с группой информационных выходов анализатора параметров, вторая группа информационных входов блока сравнения связана с пятой группой информационных выходов задатчика программ, четвертый управляющий вход которо о подключен к первому выходу блока ср;.:внения, второй выход которого соединен с вторым входом блока управления. третий выход которого связан с пятым управляющим входом задатчика программ, третий вход блока управления подключен к третьему управляющему выходу задатчика программ.

2, Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок управления содержит элемент задержки, первый и второй элементы

И, триггер и формирователь импульса, вход элемента задержки и первый вход первого элемента И являются первым и вторым входами блока соответственно, выход элемента задержки соединен с вторым входом первого элемен — à И и с первым входом второго элемента И и является вторым выходом блока, выход формирователя импульсов служит третьим выходом блока, вход формирователя импульса соединен с прямым выходом триггера, выход второго элемента И является первым выходом блока, инверсный выход триггера соединен с вторым входом второго элемента И, счетный вход триггера связан с выходом первого элемента И, а вход сброса триггера является третьим входом блока.

3. Устройство по п.1, о т л и ч а ю щ е ес я тем, что задатчик программ содержит узел управления, блок регистров оперативной памяти, блок постоянной памяти, счетчик адреса, регистр адреса, две группы усилителей и два усилителя, первый, второй и третий входы узла управления являются первым, вторым и третьим управляющими входами задатчика программ, адресный вход узла постоянной памяти соединен с информационным выходом счетчика адреса, группа старших разрядов установочных входов счетчика адреса связана с первой группой информационных выходов блока регистров оперативной памяти, группа средних разрядов установочных входов счетчика адреса — с группой информационных выходов регистра адреса, группа младших разрядов установочных входов счетчика адреса — с группой входов цифрового нуля, а счетный вход — с первым выходом узла управления, второй выход которого соединен с входом установки счетчика адреса, а третий выход узла.управления через первый усилитель связан с первым входом сброса блока регистров оперативной памяти, с входом сброса счетчика адреса. входом сброса регистра адреса и служит также вторым управляющим выходом задатчика грограмм, третьим управляющим выходом которого является четвертый выход узла управления, соединенный также с вторым входом сброса блока регистров оперативной памяти, информационный и адресный выходы блока постоянной памяти связаны через первую и вторую группу усилителей с информационным и адресным входами блок регистров оперативной памяти, первый управляющий выход блока регистров оперативной памяти соединен с управляк1щим входом узла управления, пятый выход которого через ВТо рой усилитель связан с входом резрешения занесения блока регистров оперативной памяти и входом разрешения считывания блока постоянной памяти непосредственно, вторая, третья, четвертая, пятая и шестая группы информационных выходов блока регистров опеоативной памяти являются первой, второй, третьей, четвертой и пятой группами информационных выходов задатчика программ, первым управляющим выходом которого является второй управляющий выход блока регистров оперативной памяти, а четвертым и пятым управляющими входами задатчика программ являются информационный вход и вход разрешения занесения регистра адреса, 1656557

1656557 ./Юж"

gag < ebs. 3 » y ф» 5У

5uz3

1656557

Иаиало

Орос („edp. ) Пуск („ I1") оаести о бл, б,5(8, Т ц 2 начальныеданные

Яоииужация, диайаюн, кЦ Кд, коды, ьоны) Еапь

Иет эапуск цП.

Выполнить 8 олоке 5 преооратдание8 код ианализ параметра сформиродать и 8ыдать „Г,"„Н, "„3 (g$)

Знак-дйвкМ4, „кЛ- Илак 5 К" и,, Знак "8олок 2

Преофаг.

1-или2 -г следующего парамета Нет

Конец

Гформиробать о 5л, Зи аыдать дол,1 сигналы„ПХ и„ /M " ормиро amb л.2и ы ать .1упра лающие сигналы а гоне актического нахов ения ецльтата контроля

Изменить дсоот . с упр. сигн. иь ал.2исхсдные данные (диапаюн,кн, мд)

Илоке 5(дл.8иВ) Выдать иа дл1 .5(ол. В) сигнал

„Запуск А4У"

yll g

Ф зоне доберительнои

Оценки?

Сформиродать

06лй идь дать 8ол.4

„Щ (дыдача р nn), . а/олок1 сигнал. П2(дальше) Аа

Перейти к контролю

1656557

1656557

1656557 стонвооть о ист1нсе состояние осе регистры, счетчики и злементы памяти устрой стВа

hem

P/77ô игнал„Пуск5нешнии

ga станооить исходное состояние регистр.о реса(йбА" сор, счетчикки и злеиенты памяти усп ройсп ба

Переписать содержимое, ИтА "бсчетчик адреса (ЬпЛ ") Витать изб по адресу, хранимому от, А, инрармаиионное инсрормаиионного слаба синхро- сигналои занесение (,, Ж ",) Есп7ь пжанда „Cmpn ea

ПЗУ ?

hem

Hem

Нет &ть сигнал„/ВРирикащию аоресаф,Ю ) КОдифициродать (Занести значения средних разрядоб) содержимое„Я&А

Йгг.8

Считать из 73.у и занести о ЯдА начальныи адрес шедующего па амет а

Пооача на Йод. сигн.„Яросонешний

Гадержимое, Ст. А убеличипть на „1"

Есть игнал„Пуск бнутреннии

nz) >

1656557 метра раРФе/у жГ

И, И ... И вЂ” консольные точки.

4Ьг. У

Формат сюда адреса на &оде ПЗУ

Составитель В, Воронков

Редактор М, Бандура Техред М.Моргентал Корректор Т. Палий

Заказ 2054 Тираж 415 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35. Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101