Устройство для подсчета числа единиц

 

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств. Цель изобретения - расширение функциональных возможностей устройства за счет увеличения разрядности входной информации. Поставленная цель достигается тем, что устройство содержит шесть элементов СЛОЖЕНИЕ ПО МОДУЛЮ 2 1-6, три мажоритарных элемента 7-9, элемент И-НЕ 10, шесть элементов И 11-16, элемент ЗАПРЕТ 17, элемент ИЛИ-НЕ 18, девять входов 19- 27 и четыре выхода 28-31. Сложность сумматора по числу входов логических элементов равна 62, а быстродействие, определяемое глубиной схемы, - 3 г, где гзадержка на вентиль. На входы устройства подаются двоичные переменные xi, xzхд, а на его выходах реализуются логические функции f0, fi. f2, fa, соответствующие числу единиц во входной информации. 1 ил. 2S S0 Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАР СТ В Е ННЫ И КОМИТ ЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

"5 хь

Х7 хь

"9 (21) 4609725/24 (22) 28,11.88 (46) 23.06.91, бюл. ¹ 23 (72) Л.Б, Авгуль, B.È. Костеневич, В.П. Супрун и Н.А, Егоров (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1363477, кл, Н 03 M 7/00, 1986.

Авторское свидетельство СССР

М 1571578, кл, G 06 F 7/50, Н 03 М 7/00. (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

ЕДИНИЦ (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействук щих матричных арифметических устройств. Цель изобретения — расширение функциональных возможностей устройства за счет увелиЯЛ«, 1658146 А1 (51)5 G 06 F 7/50, Н 03 М 7/00 чения разрядности входной информации.

Поставленная цель достигается тем, что устройство содержит шесть элементов

СЛОЖЕНИЕ ПО МОДУЛЮ 2 1 — 6, три мажоритарных элемента 7 — 9, элемент И вЂ” НЕ 10, шесть элементов И 11 — 16, элемент ЗАПРЕТ

17, элемент ИЛИ вЂ” НЕ 18, девять входов 19—

27 и четыре выхода 28-31. Сложность сумматора по числу входов логических элементов равна 62, а быстродействие, определяемое глубиной схемы, — 3 r, где т— задержка на вентиль. На входы устройства подаются двоичные переменные х1, х2, ..., xg, а на его выходах реализуются логические функции fo, f>. fz, fz, соответствующие числу единиц во входной информации. 1 ил.

1658146

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств, Цель изобретения — расширение функциональных возможностей устройства за счет увеличения разрядности входной информации.

На чертеже представлена схема предлагаемого устройства для подсчета чиЧла единиц, Устройство содержит шесть элементов

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1-6, первый мажоритарный элемент 7 с порогом два, второй мажоритарный элемент 8 с порогом два, третий мажоритарный элемент 9 с порогом четыре, элемент И-НЕ 10, шесть элементов И 11-16, элемент ЗАПРЕТ 17, элемент ИЛИ-НЕ 18, девять входов 19 — 27, четыре выхода 28 — 31, Мажоритарный элемент с порогом четыре 9 имеет только инверсный выход, элемент ЗАПРЕТ имеет три прямых и один вход запрета, который соединен с инверсным выходом мажоритарного элемента с порогом четыре 9.

Устройство работает следующим образом.

На входы 19 — 27 подаются двоичные переменные х1, „„хд соответственно, на выходах 28-31 реализуются логические функции

4, .„, fa соответственно, значения которых составляют двоичный код N-Bfa+4f2+2f t+fо числа логических единиц, содержащихся во множестве переменных (Х1, ..., xg). Логические функции fo, „„1з реализуются устройством согласно следующим выражениям: то - Ф1®р1;

01- Ф1Р Е%%ЕР Р;

f2 Ф1 Р1 Pl Ф3 Е Ф1 е2 Р1 Е Ф % P2 Ф3+

+ %®ф1, h- Ф1% Р1Р О+%Ч@ г де Ф1 х1@х2&хз®х4 ф1» х5®хбюх7юх8®х9;

М2(х1, х2. хз, х4), Q М2(х5, Х6, х7, х8, х9); а - » «- »."7ЯТ. Яб вМ4(х5, х8, х7, х8, xg).

Здесь функция мажоритарного элемента с порогом t (с-2, 4) определяется как

М1(21, 22, ..., Ъ)

1, Осли 21 +Z2+ ... +2г t;

О, если Z1 + Z2 + ... + Ег < t, где Zp e(0, 1), Р- 1, 2, ..., r и г- 4, 5.

Формула изобретения

Устройство для подсчета числа единиц, содержащее пять элементов СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, два мажоритарных элемента, четыре элемента И, элемент И-НЕ и элемент ИЛИ-НЕ, причем с первого по четвертый входы устройства соединены с первого по четвертый входами первых мажоритарного элемента, элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемента ИНЕ, с пятого по восьмой входы устройства соединены с первого по четвертый входами вторых мажоритарного элемента и элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с первыми входами первого, второго и третьего элементов И и третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом первого элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА и вторыми входами первого, второго и третьего элементов И, выход первого элемента И соединен с первым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход первого мажоритарного элемента соединен с первым входом четвертого и третьим входом второго элементов И, выход которого соединен с первым входом пятого элемента СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА, второй и третий входы которого соединены с выходами третьего и чегвертого элементов И соответственно, выход второго мажоритарного элемента соединен с третьим входом третьего элемента И и вторым входом четвертого элемента И, третий вход которого соединен с выходом элемента И—

НЕ и первым входом элемента ИЛИ вЂ” НЕ, выходы третьего, четвертого и пятого элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с первого по третий выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет увеличения разрядности входной информации, в устройство введены третий мажоритарный элемент, элемент запрета, пятый и шестой элементы И и шестой элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, причем девятый вход устройства соединен с пятыми входами вторых элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и второго мажоритарного элемента и первым входом третьего мажоритарного элемента, с второго по пятый входы которого соединены с пятого по восьмой входами устройства, выход первого мажоритарного элемента соединен с первым входом пятого элемента И и первым прямым входом элемента запрета, выход которого соединен с первым входом шестого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом элемента ИЛИ-НЕ, второй вход которого соединен с инверсным выходом третьего мажоритарного элемента. инверсным входом элемента запрета, четвертыми

1658146

Составитель Н.Маркелов

Техред М.Моргентал Корректор M,ØàðîUjè

Редактор М.Бланар

Заказ 1713 Тираж 410 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101 входами четвертого и третьего элементов И, пятого элемента СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА и первым входом шестого элемента И, второй вход которого соединен с выходом второго мажоритарного элемента. выход элемента И-НЕ соединен с пятым входом пятого мажоритарного элемента и вторым входом пятого элемента И, выход которого соединен с вторым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третий вход которого соединен с выходом шестого элемента И, выходы первого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА

5 соединены с вторым и третьим прямыми входами элемента запрета, выход шестого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с четвертым выходом устройства.