Устройство для преобразования чисел

 

СОНИ СОВЕТСКИХ

1 ЕСПУВЛИН фЯ)5.G 06 Г 12/00, 5/00, Н 03 If ?/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н agnarcHOhW СанавтельСйвМ

51 5g 5р фиг.1

ГОСЩЬЧЧЛВЕКНЫЙ КОМИТЕТ

Де МЗВБРВТЕНИЯМ И ОТКРЫТИНМ

ПРИ ФЮЮ COCP

1 (21) 4682471/24 (22) 24. 04.89 (46) 23.05.91. Бюл. II 19 (72) С.Б. Глущенко (53} 621.325(088.8) .(56) Авторское свидетельство СССР

1042010, кл. Н 03 If ?/12, 1982.

Авторское свидетельство СССР

Р 1300641, кл. Н 03 И 7/12, 198S. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ, ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано дпя адресации иерархически расположенных объектов. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения преобразо„,Я0ы 1651290 А1

2 вания алгоритмических чисел в числа позиционных систем счислеьия Устройство содержит многоканальный блок 1 памяти, многоканальный блок 2 умножения, сумматор 3. Выход 4 является выходом значения числа в позиционной системе счисления, а входы 5 — входами задания разрядов алгоритмического числа. Перед началом работы каналы . многоканального блока 1 памяти загружают весами соответствующих разрядов исходного числа, представлен-ными в четвертичном коде, где 4- основание системы счисления выходного кода. На входы 5 устройства .подают разряды преобразуемого числа. При этом на выходе сумматора 3 формируется значение числа в позиционном четвертичном коде. 2 ил.

1651?90 зовано для адресации иерархически расположенных объектов.

Целью изобретения является расширение функциональных возможностей устройства эа счет обеспечения преобразования алгоритмических чисел в числа позиционных систем счисления.

На фиг. 1, 2 представлены функциональные схемы примеров реализации предлагаемого устройства.

Угтройство, схема которого показана на фиг. 1, содержит многоканапьный блок 1 памяти, многоканальный блох 2 умножения, сумматор 3. Информационный выход К-го канала многоканального блока 1 памяти (I(= 1, Р, где P — количество разрядов в апгоритмическом числе) подключен к входу первого сомножителя К-го канала многоканального блока 2 умножения, выход К»га канала которого подключен к входу К-го слагаемого сумматора 3. Выход сумматора 3 является

- выходом 4 значения числа в поэицион3 ной системе счисления устройства. вход 5 задания К-го разряда алгоритмического числа которого подключен к входу второго сомножителя К-го канала многоканального блока 2 умножения.

Устройство, схема которого показана на фиг . 2, содержит блок 6 синхронизации, многоканальный блок 7 памяти, блок 8 умножения, блок 9 коммутации и накапливающий сумматор 10.

Вход 11 пуска устройства подключен . к входу пуска блока 6 синхронизации, К-й выход группы которого подключен к I(-му управляющему входу блока 9 коммутации и входу опроса K-ro канала многоканального блока 7 памяти.

Информационный выход блока 7 подключен к входу первого сомножителя блока 8 умножения, выход которого подключен к входу слагаемого накапливающего сумматора 10. Выход сумматора 10 является выходом 12 значения числа в позиционной системе счисления устройства, вход 13 задания I(-го разряда алгоритмического числа которого подключен к К-му информационному входу блока 9 коммутации. Информационный выход блока 9 подключен к входу второго сомножителя блока 8 умножения, .первый выход блока 6 синхронизации подключен к тактовому входу накап20

25 чением того, что операции умножения ве-, - сов разрядов на их представление в ис, ходном числе и накопление слагаемых рас" ширенной записи происходит последовательно. Для этого блок 6 синхронизации, формируя последовательно на своих выходах группы, подключает последовательно каналы блока 6 памяти и ком.мутатора 9 к входам сомножителей блока 8 умножения и через промежуток

45 времени, достаточный дпя выполнения операции умножения, формирует тактовый импульс, по которому частичное произведение, сформированное в данном такте работы, накапливается в сумма50 торе 10. Такой вариант исполнения устройства позволяет сократить аппаратурные затраты за счет последовательного исполнения операций на общем оборудовании, но приводит к потере быстродействия устройства.

Использование устройства в системах адресации позволяет уменьшить разрядность адреса. Например, число

999, будучи представленным в двоичноИзобретение относится к вычислительной технике и может быть испольливающего сумматора 10, а второй выход блока 6 синхронизации является выходом 14 признака завершения пре образования числа устройства.

Устройство (фиг. 1) работает следующим образом, Пусть требуется преобразовать позиционный код числа, каждый разряд которого сам представлен кодом пози ционного числа в произвольной (но известной заранее) системе счисления, в позиционный четвертичный код, где

4 — основание системы счисления выходного кода.

Перед началом работы каналы многоканального блока 1 памяти загружают весами соответствующих разрядов исходного числа, представленными в четвертичном коде. На входы 5 устройства подают разряды преобразуемого числа.

При этом каналы блока 2 умножения формируют на своих выходах значения произведений поступивших на era вхо-. ды сомножителей (тем самым формируются слагаемые расширенной записи четвертичного числа), а сумматор 3 формирует на своем выходе значение суммы поступивших на его входы слагаемых (тем самым расширенная запись четвертичного числа преобразуется в упако- ванную).

Устройство, представленное на

; фиг. 2, работает аналогично, за исклю5 1651290 6 десятичной системе (1001. 1001. 1001), многоканального блока умножения, о ттребует двенадцать двоичных разрядов, л и ч а ю щ е е с я тем, что, с целью а в абсолютном двоичном коде расширения функциональных возможнос(1111100111) — только десять разрядов. тей устройства за счет обеспечения

5 преобразования алгоритмических чис ел

Ф о р м у л а и з о б р е т е н и я в числа позиционных систем счисления, устройство для преобразования чи- вход задания К-ro разряда алгоритмисел, содержащее многоканальный блок ческого числа подключен к входу втопамяти, многоканальный блок умножения 10 рого сомножителя К-го канала многокаи сумматор, причем информационный выход нального блока умножения, выход К-го,, К-го канала многоканального блока. па- канала которого подключен к входу мяти (К = 1, ..., P, где Р— количест- К-го слагаемого сумматора, выход ково разрядов в преобразуемом числе) торого является выходом числа в поподключен к входу первого сомножителя 1 зиционной системе счисления.

Составитель А. Мишин

Редактор Г. Бельская Техред N.Äèäöê Корректор Т. Палий

Заказ 1981 Тираж 411 . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,, Раутская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óàãîðîä, ул. Га;арина, 10>