Ассоциативное суммирующее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки массивов чисел. Целью изобретения является повышение быстродействия. Для этого в устройство, содержащее постоянный запоминающий блок, ассоциативный запоминающий блок, три группы элементов И, элемент И и две группы элементов задержки, введены четвертая группа элементов И и шифратор суммы. Устройство реализует последовательный по разрядам и параллельный по словам метод суммирования. Увеличение быстродействия достигается благодаря тому, что устройство не совершает дополнительные такты суммирования переносов, а игнорирует старшие разряды суммы в параллельном коде из переносов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 7/50

ГОСУДАРСТВЕННЫИ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4722382/24 (22) 14.06.89 (46) 23.07.91. Бюл. М 27 (71) Дагестанский политехнический институт (72) Ш.-M.À.Èñìàèëîâ, A,А.Зурхаев, И.А.Магомедов и B.М.Хачумов (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

М 1174920, кл. G 06 F 7/50, 1983.

Авторское свидетельство СССР

М 1062689, кл. G 06 F 7/50, 1982. (54) АССОЦИАТИВНОЕ СУММИРУЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки массивов чисел, Целью изобретения является повышение быстродействия устройства.

На фиг.1 приведена структурная схема ассоциативного суммирующего устройства; на фиг.2 — схема размещения информации в блоках устройства для суммирования пяти слагаемых.

Устройство содержит постоянный запоминающий блок 1, ассоциативный запоминающий блок 2, группу 3 элементов И, элемент И 4, группы 5 и 6 элементов И, группы 7 и 8 элементов задержки, группу 9 элементов И и шифратор 10 суммы, который может быть выполнен, например, на основе ассоциативного запоминающего блока (фиг.2). Устройство имеет входы 11 слагаемых, первый выход 12 суммы, второй

„„5U„, 1665373 А1 устройствах обработки массивов чисел, Целью изобретения является повышение быстродействия. Для этого в устройство, содержащее постоянный запоминающий блок, ассоциативный запоминающий блок, три группы элементов И, элемент И и,два группы элементов задержки, введены четвертая группа элементов И и шифратор суммы. Устройство реализует последовательный по разрядам и параллельный по словам метод суммирования. Увеличение быстродействия достигается благодаря тому, что устройство не совершает дополнительные такты суммирования переносов, а игнорирует старшие разряды суммы в параллельном коде из переносов. 2 ил.

l выход 13 суммы и шины 14 — 16 синхронизации.

Устройство работает следующим образом. Qh

На входы 11 устройства одновременно О подают одноименные разряды К слагаемых (Я с разрядностью 1Ф 1, которые в течение так- (1 тового импульса определяют адрес слова, считываемого из блока 1, Считанное из бло- . ка 1 слово само является частью признака, подаваемого на входы опроса блока 2, причем все разряды, кроме младшего, задерживаются на один такт. Остальной частью признака являются все, кроме старшего, разряды, считываемые из блока 2 и задержанные на один такт.

Сформированный признак дополнительно синхронизируется на элементах И

4-6 путем подачи сигнала по шине 15, передний фронт которого начинается позже, а

1665373 задний раньше тактового импульса, подаваемого по шине 14. Эта мера вызвана неидеальностью элементов 7 и 8 задержки.

В том же такте, в котором был подан разрядный срез слагаемых, на выходе

12 блока 2 появляется очередной разряд

; суммы. Таким образом, на первом выходе получается первая часть результата суммирования в последовательном коде, причем количество тактов, за которое вы, числяется первая часть результата суммы, равно разрядности слагаемых.

Вторая часть результата суммы формируется на выходах 13 блока 10 путем

) ! подачи сигнала по шине синхронизации устройства 16. Шифратор 10 шифрует старшие разряды, Формула изобретения

Ассоциативное суммирующее устройство, содержащее постоянный запоминающий блок, ассоциативный запоминающий блок, три группы элементов И, элемент И, две группы элементов задержки, первый вход элемента И соединен с выходом младщего разряда постоянного запоминающего блока, адресные входы которого соединены с выходами соответствующих элементов

И первой группы, первые входы которых соединены с первой шиной синхронизации устройства, а вторые входы соединены с соответствующими входами слагаемых устройства, второй вход элемента И и первые входы элементов И второй и третьей групп соединены с второй шиной синхронизации устройства, выходы элементов И второй и

5 третьей групп соединены с соответствующими разрядами входа опроса ассоциативного запоминающего блока, выход младшего разряда которого является первым выходом суммы устройства, выходы

10 разрядов постоянного запоминающего блока, кроме младшего разряда, соединены через соответствующие элементы задержки первой группы с вторыми входами элементов И второй. группы, выходы разрядов ас15 социативного запоминающего блока, кроме младшего разряда, подключены через соответствующие элементы задержки второй группы к вторым входам элементов

И третьей группы,отличающееся тем, 20 что, с целью повышения быстродействия, устройство дополнительно содержит четвертую группу элементов И и шифратор суммы, причем входы элементов задержки первой и второй групп соединены с первы.25 ми входами соответствующих элементов И четвертой группы, вторые входы которых подключены к третьей шине синхронизации устройства, а выходы соединены с соответствующими разрядами входа шифратора

30 суммы, выходы которого соединены с разрядами второго выхода суммы устройства.

1665313

1665373

Составитель А.Степанов

Техред M. Моргентал Корректор M.Màêñèìèøèíåö

Редактор С.Пекарь

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101

Заказ 2393 Тираж 398 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5