Устройство для запоминания видеоинформации

 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки изображений. Целью изобретения является расширение области применения устройства за счет обеспечения записи телевизионного кадра вещательного стандарта в реальном времени, записи и хранения более чем одного кадра изображения и реализации дополнительного режима контрольного просмотра входной видеоинформации. Поставленная цель достигается тем, что в устройство для обработки видеоинформации, содержащее блок 1 памяти, блок 2 аналого-цифрового преобразования, коммутатор 3, первый 4 регистр, блок 5 формирования тактовых импульсов, дешифратор 6, блок 7 формирования адреса, синхроселектор 8, синхрогенератор 9, первый 10 блок буферной памяти, блок 11 формирования видеосигнала и блок 13 формирования прерываний, введены второй 14 блок буферной памяти, селектор 15 адресов устройства, второй 16, третий 17 и четвертый 18 регистры. 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 15/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,! ! аС

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 471?305/24 (22) 07.07,89 (46) 30.07.91. Бюл. М 28 (71) Одесский политехнический институт (72) В.А.Власенко и А.К.Красноперое (53) 681.325(088.8) (56) Бутаков Е.А. и др. Обработка иэображений на ЭВМ. М.: Радио и связь, 198?, с, 42-47.

Авторское свидетельство СССР

N 1322320, кл. 6 06 F 15/64, 1986 (прототип). (54) УСТРОЙСТВО ДЛЯ ЗАПОМИНАНИЯ

ВИДЕОИНФОРМАЦИИ (5?) Изобретение относится к вычислительной технике и может быть использовано в системах обработки изображений. Целью изобретения является расширение области применения устройства за счет обеспечения телевизионного кадра вещательного

„„. Ж„„1667111 А1 стандарта в реальном времени, записи и хранения более чем одного кадра изображения и реализации дополнительного режима контрольного просмотра входной видеоинформации. Поставленная цель достигается тем, что в устройство для обработки видеоинформации, содержащее блок 1 памяти, блок 2 аналого-цифрового преобразования, коммутатор 3, первый 4 регистр, блок 5 формирования тактовых импульсов, дешифратор 6, блок 7 формирования адреса, синхроселектор 8, синхрогенератор 9, первый 10 блок буферной памяти, блок 11 формирования видеосигнала и блок 13 формирования прерываний, введены второй 14 блок буферной памяти, селектор 15 адресов устройства, второй 16, третий 17 и четвертый 18 регистры. 9 ил.

1667111

Изобретение относится к вычислительной технике и может быть использовано в системах обработки изображений.

Цель изобретения — расширение области

) применения устройства путем обеспечения записии телевизионного кадра вещательного стандарта в реальном времени; зайиси и хранения более чем одного кадра изображения; введения дополнительного режима контрольного просмотра входной видеоинформации.

На фиг, 1 приведена структурная схема, предложенного устройства; на фиг, 2— структурная схема блока памяти (I-й раз ряд); на фиг. 3 — то же, блока формирования тактовых импульсов; на фиг. 4 — временные диаграммы работы блока формирования тактовых импульсов; на фиг. 5 — структурная схема дешифратора; на фиг, 6 — то же блока формирования адреса; на фиг, 7 — то же, блока формирования прерываний; на фиг. 8 — временные диаграммы работы блока формирования прерываний в режиме записи, кадра; на фиг. 9 — временные диаграммы работы блока формирования прерываний в режимах записи (считывания произвольного элемента изображения).

Устройство содержит блок 1 памяти, блок 2 аналого-цифрового преобразования, коммутатор 3, первый 4 регистр, блок 5 фор мирования тактовых импульсов, дешифра, тор 6, блок 7 формирования адреса, синхроселектор 8, синхрогенератор 9, первый 10 блок буферной памяти, блок 11 фор, мирования видеосигнала, блок 12 ! отображения, блок 13 формирования прерываний, второй 14 блок буферной памяти, селектор 15 адресов, второй 16, третий 17 и четвертый 18 регистры, адресный вход 19, управляющий вход 20, информационный вход 21, вход 22 видеосигнала, информационный выход 23 и выход 24 синхронизации, Блок 1 памяти (фиг. 2) содержит элементы 25 памяти, информационный вход 26, адресный вход 27, вход 28 выбора кристаллов, вход 29 записи-считывания; вход 30 синхронизации и выход 31.

Блок 5 формирования тактовых импульсов (фиг. 3) содержит триггеры 32 — 38, элемент НЕ 39, генератор 40, счетчик 41, вход

42 пуска, первый 43 и второй 44 управляющие входы, первый 45, второй 46 и третий

47 выходы управления памятью, выход 48 сигнала обращения к памяти, выход 49 синхронизации и выход 50 сигнала мультиплек сирования.

Дешифратор 6 (фиг. 5) содержит двухрэзрядный дешифратор 51, первую 52 и вторую 53 группы элементов 2И-НЕ. адресный

10 вход 54, первый 55 и второй 56 управляющие входы, выход 57.

Блок 7 формирования адреса (фиг. 6) содержит мультиплексоры 58, первый 59, второй 60 и третий 61 информационные входы, первый 62 и второй 63 управляющие входы, выход 64.

Блок 13 формирования прерываний (фиг. 7) содержит триггеры 65 — 68, элементы

И 69 — 72, элементы ИЛИ 73, 74, элемент НЕ

75, вход записи 76, вход считывания 77, первый 78, второй 79 и третий 80 управляющие входы, вход 81 синхронизации, выход 82 разрешения записи, выход 83 разрешения

15 считывания, выход 84 сигнала окончания цикла, первый 85 и второй 86 управляющие выходы, Устройство работает следующим образом, 20 Блок 1 памяти имеет организацию, например 256х256х8 бит. В нем реализован принцип последовательно-параллельной записи и параллельно-последовательного считывания информации.

25 Коэффициент распараллеливания информации равен 2, Количество элементов памяти при этом соответствует 4. Адресные сигналы, поступающие на адресный вход 27 блока памяти, подаются на входы АО- А7 эле30 ментов памяти. Причем сигналы АΠ— А6 служат для адресации элемента в кадре, А7— для выбора номера кадра, При данной органиэации блока 1 памяти формат кадра составляет 256х256 элементов, число кадров

35 (страниц памяти) — 4, Учитывая,.что адресные сигналы АО-А7 являются мультиплексными, для адресации элемента необходимо в данном случае 14 разрядов адреса, для выбора одной из четырех страниц памяти—

40 2 разряда. Входная информация, представляющая собой параллельныеданные очетырех соседних элементах изображения, подается с информационного входа блока 1 памяти на информационные входы элемен45 тов 25 памяти. Выходные данные с выходов элементов памяти, представляющие собой информацию о четырех последовательных элементах изображения, поступают на выход блока 1 памяти. Управляющими сигна5D лами для блока 1 памяти являются: сигнал

ЯАЗ(вход 30), сигнал запись-считывание ЮГ (вход 29} сигналы выбора кристаллов

CAS1...СА 4 (вход 28).

Блок 2 аналого-цифрового преобразовэния представляет собой 8-разрядный аналого-цифровой преобразователь с временем преобразования, не превышающим длительности одного элемента телевизионного изображения. Цифровая информация на его выходе формируется

1667111 синхронно с импульсами, подаваемыми на вход синхронизации, Коммутатор 3 представляет собой 8разрядный коммутатор (четыре в один), управляемый двухразрядным сигналом, поступающим на его управляющий вход.

Первый 4 регистр представляет собой

8-разрядный регистр с параллельным занесением информации с тремя устойчивыми состояниями по выходу. Запись информации в регистр происходит при "1" на его входе записи, состояние высокого выходного сопротивления — при "1" на управляющем входе.

Блок 5 формирования тактовых импульсов (фиг. 3) предназначен для формирования тактовых и управляющих импульсов.

Временные диаграммы, поясняющие работу блока формирования тактовых импульсов, приведены на фиг. 4. В исходном состоянии to триггеры 32, 33 и 38 находятся в состоянии "1", триггеры с 34 по 37 — в состоянии "0". Уровень "1" на входе разрешения генератора 40 запрещает генерацию и на счетный вход счетчика 41 импульсы не поступают. Запускающие импульсы (фиг.

4б), формируемые синхрогенерэтором 9, поступают с входа 42 блока 5 на С-вход триггера 32, По положительному перепаду запускающего импульса t< триггер 32, на

D-входе которого уровень "0", переключается в состояние "0". При этом на инверсном выходе этого триггера уровень принимает значение "1" (фиг. 4в), Уровень "0" на прямом выходе триггера 32 разрешает генерацию импульсов (фиг. 4г) генератору 40.

Положительный перепад на инверсном выходе триггера 32 переключает триггер 33, на

0-входе которого "0", в состояние "0" (фиг.

4з). При этом на инверсном выходе триггера

33 уровень принимает значение "1". Первый отрицательный перепад импульсов генератора 40 (момент u) через инвертор 39 переключает триггер 34, на 0-входе которого уровень "1", в состояние "1" (фиг. 4и). Второй с начала формирования цикла положительный перепад импульсов генератора 40 (момент сз) переключает триггер 37 в

"1" (фиг. 4к), поскольку в это время на 0-входе триггера 37 "1" с выхода триггера 34. При наличии "1" на входе 44 блока 5 формирования тактовых импульсов, что имеет место в режиме записи кадра либо элемента, поло жительным перепадом с выхода триггера 37 триггер 36 переключается в состояние "1" и на его инверсном выходе (фиг. 4л} уровень принимает значение "0" (сигнал WE s режиме записи), При уровне "0" на входе 44 блока

5 формирования тактовых импульсов триггер 36 постоянно находится в состоянии "0"

50 сигналом первого 10 блока буферной памяти, выход 50 — управляющим сигналом для блока 7 формирования адреса (си налом мультипликсирования адресов элементов памяти).

Дешифратор 6 (фиг. 5) служит для формирования сигналов выбора памяти и на его инверсном выходе уровень имеет значение "1" (сигнал ЖЕ в режиме считывания), Положительный перепад t4 импульса с третьего разряда счетчика 41 (фиг. 4д) переключает триггер 38 по С-входу в состояние

"0" при наличии на 0-входе (вход 43) уровня

"0". При этом на инверсном выходе триггера

38 уровень принимает значение "1" (фиг.

4м). При "1" на 0-входе (вход 43) триггер 38 находится постоянно в состоянии "1" и импульсы на выходе 49 блока 5 не формируются (режим контрольного просмотра входной видеоинформации). При уровне "1" на выходе третьего разряда счетчика 41 (фиг. 4е) по положительному перепаду импульса (момент t5) на выходе его первого разряда (фиг.

4д) триггер 35 переключается в состояние

"1" и сигнал с его выхода переводит триггер

33 по S-входу в состояние "1" (фиг. 4в). Далее по отрицательному перепаду (момент tg) импульсов генератора 40 (фиг, 4г) триггер 34, на 0-вход которого подается уровень "0" с инверсного выхода триггера 33, переключается в состояние "0" (фиг. 4и). Затем по положительному перепаду (момент tz) импульса генератора 40 (фиг. 4г) триггер 37, на 0-вход которого подается уровень "0" с инверсного выхода триггера 33, переключается в состояние "0" (фиг. 4к) и по S-входу устанавливает триггер 38 в состояние "1", при этом на инверсном выходе этого триггера сигнал принимает значение "0" (фиг. 4м), Импульс (момент t8) на выходе четвертого разряда счетчика 41 (фиг. 4ж) устанавливает триггер 32 по S-входу в состояние "1", триггеры 35, 36 и счетчик 41 по R-входу — в состояние "0". При этом уровень на инверсном выходе триггера 36 принимает значение "1" (фиг. 4л), на выходе тригера 35 — "0", На этом формирование цикла обращения к памяти заканчивается и блок 5 формирования тактовых импульсов возвращается в исходное состояние (момент tg). Выход 45 блока 5 (выход триггера 33) является сигналом ЙА5 и служит для тактирования элементов памяти, выход 46 (инверсный выход триггера 36) — сигналом записи-считывания элементов памяти WE, выход 47 (выход триггера 37) — сигналом ГА., выход 48 (инверсный выход триггера 32 ) — сигналом выделения цикла обращения к элементам памяти при прерывании, выход 49 (инверс- ный выход триггера 38) — сигналом синхронизации первого 4 регистра и управляющим

1667111

CASl...СА$4, Сигнал на входе 55 дешифратора 6 является сигналом записи произвольного элемента в память (при этом в течение одного цикла обращения к памяти уровень на нем "1"), Сигнал на входе 56 дешифратора 6 является сигналом CAS, который поступает с выхода 47 блока 5 формирования тактовых импульсов. На адресный вход дешифратора 6 подается код младших разрядов адреса произвольного элемента с первого выхода второго регистра 16. При уровне "О" на входе 55 дешифратора 6 (отсутствие прерывания от 38M) на всех выходах первой группы 52 элементов 2И-НЕ присутствуют уровни "1". Это приводит к тому, что при любом коде при адресном входе цешифратора 6 выходные сигналы

СА$1...САЯ4 идентичны и соответствуют инвертированному сигналу CAS. В этом случае обращение происходит ко всем элементам памяти. При уровне "1" на входе 55 дешифратора 6 (прерывание от ЭВМ вЂ” режим записи произвольного элемента в память) элементы 2И-НЕ первой 52 группы "открываются" и логические уровни на их выходах соответствуют инвертированным уровням на выходах двоичного дешифратора 51. В этом случае на выходе дешифратора 6 сигналы выбора кристаллов памяти

СА$1...CAS4 соответствуют данным, приведенным в табл. 1.

Таким образом, происходит выбор одной из четырех микросхем блока 1 памяти при записи произвольного элемента от

ЭВМ.

Блок 7 формирования адреса (фиг. 6) предназначен для формирования адресных сигналов для блока 1 памяти, На первый информационный вход блока 7 формирования адреса поступают старшие 4 адресных разрядов с второго выхода второго 16 регистра (адрес элемента при записи-считывания от ЭВМ), на второй информационный вход — код номера кадра (страницы блока 1 памяти) с выхода третьего 17 регистра (при количестве страниц 4- два разряда), на третий информационный вход — адресные разряды с адресного выхода синхронизатора 9, На первый управляющий вход блока 7 формирования адреса подается сигнал с выхода

85 блока 13 формирования прерывания ("1". в цикле прерывания от 38M), на второй управляющий вход — сигнал мультиплексирования адресных сигналов с выхода 50 блока

5 формирования тактовых импульсов. Таким образом, на выходе блока 7 формирования адреса формируются мультиплексные адресные сигналы для элементов блока 1 памяти. При считывании либо записи телевизионного кадра адресные сигналы

ЗО

A0 — А6 представляют собой мультиплексированные адресные сигналы (при "О" на втором управляющем входе — младшие разряды адреса, при "1" на втором управляющем входе — старшие разряды адреса). формируемые синхрогенератором 9, при прерывании от ЭВМ вЂ” мультиплексированный адрес, содержащийся во втором 16 регистре. Адресный сигнал А7 представляет собой мультиплексированный адресный сигнал, определяющий номер страницы памяти.

Синхронизатор 8 содержит узлы селекции ССИ и КСИ, которые выделяются из входного телевизионного видеосигнала ВС, формирователи ССИ и КСИ, формирователь импульсов фиксации и узел фиксации видеосигнала (ВС).

Синхроселектор 9 содержит задающий генератор, формирующий ТИ, счетчик горизонтальной дискретизации, счетчик вертикальной дискретизации, первый и второй логические формирователи, выходной формирователь, дополнительный счетчик и триггер.

Причем первый и второй счетчики выполЯ нены с предустановкой. Предустановка синхрогенератора 9 осуществляется по первому (ССИ) и второму (КСИ) входам.

Этим обеспечивается синхронизация работы устройства от синхросигнала, содержащегося во входном видеосигнале ВС.

Синхрогенератор 9 вырабатывает ТИ, полный телевизионный синхросигнал ССП и гасящие импульсы, сигнал запуска цикла обращения к памяти, группу сигналов синхронизации: кадровой синхронизации КСИ, гасящие импульсы Г. Адресный выход является группой разрядных выходов счетчиков и представляет собой адресный код при записи-считывании телевизионного кадра, причем обеспечивается естественный порядок адресации элементов изображения: левому верхнему элементу соответствует нулевой адрес, правому нижнему — 256-й элемент 256-й строки.

Первый 10 блок буферной памяти представляет собой восемь (по числу разрядов блока 1 памяти) четырех-разрядных сдвиговых регистров с возможностью параллельного занесения информации, В конце цикла считывания данных из памяти на управляющий вход первого 10 блока буферной памяти поступает импульс с выхода 49 блока 5 формирования тактовых импульсов (фиг.

4м), который переводит блок в режим параллельного занесения информации с первого информационного входа. Запись информации о четырех соседних элементах изображения происходит синхронно с ТИ, 1667111

10 поступающими на синхронизирущий вход первого 10 блока буферной памяти. После этого регистры переводятся в режим сдвига данных и информация на выходе блока представляет собой цифровой сигнал -для 5 визуализации, синхронный с ТИ. При переключении устройства в режим контрольного просмотра входной видеоинформации импульс на выходе 49 блока 5 формирования

10 тактовых импульсов не формируется. При этом регистры работают в режиме сдвига входной информации синхронно с ТИ.

Блок 11 формирования видеосигнала содержит узел цифроаналогового преобразования и узел суммирования, Данные с выхода первого 10 блока буферной памяти поступают на информационный вход блока

11 формирования видеосигнала, где производится цифроаналоговое преобразование информации и замешивание в выходной ВС гасящих импульсов с ССП согласно требованиям ГОСТэ.

Блок 12 отображения представляет собой стандартное видеоконтрольное устрой20 ство черно-белого изображения, работающее с видеосигналом по ГОСТУ.

Блок 13 формирования прерываний (фиг. 7) формирует сигналы управления устройством при прерывании основного режи30 ма считывания данных и памяти сигналами обращения от ЭВМ.В исходном состоянии триггеры 65 — 68 находятся в состоянии "0".

При этом на выходах 85, 84, 86, 82 — уровень

"0", на выходе 83 — уровень "1", Это состоя35 ние соответствует режиму считывания информации из блока 1 памяти для визуализации на блоке 12 отображения, При включении режима записи телевизионного кадра уровень "1" с первого выхода дается на D-вход триггера 65 (фиг, 8а). Далее сигнал записи ЗП, поступающий на вход 76 (фиг. 8б), передним фронтом переключает триггер 65 в состояние "1" (фиг; 8в) и уровень "1" с его выхода подается на 0-вход триггера 66. Далее положительный фронт кадровых синхроимпульсов КСИ, поступающих на вход 81 (фиг. 8г), переключает триггер 66 в состояние "1" (фиг. 8д). Уровень "1"

45 с выхода триггера 66 поступает на вход элемента 69, на второй вход которого подаются (вход 81) гасящие импульсы Г. Сигнал, сформированный на выходе элемента 69, через элемент 73 поступает на выход 82 блока 13

55 формирования прерываний. Уровень "1" сигнала на выходе 82 соответствует записи информации в память (в блоке 5 формируется сигнал WE). Благодаря замешиванию сигнала Г запись информации происходит только в активной части кадра. Далее выбора селектора 15 адресов устройства по- 40 уровень "1" на выходе триггера 66 сбрасывает триггер 65 в "0" (фиг. 8в). Следующий импульс КСИ (фиг, Sr) переключает триггер

66 в "0" (фиг. 8д), и цикл записи кадра заканчивается. Импульсы записи, как следует из изложенного, формируются так, что во время существования гасящих импульсов на выходе 82 уровень соответствует "0", Это предотвращает запись информации по неверным адресам (так как счетчики синхрогенератора продолжают счет и под гасящими импульсами). При включении режима обращения к элементу памяти со стороны ЭВМ уровень "1" с второго выхода выбора селектора 15 адресов устройства подается на вход 79 блока 13 формирования прерываний (фиг. 10а). Затем при записи данных из

ЭВМ в память на вход 76 блока 13 формирования прерываний подается уровнем "1" сигнал записи (ЗП, фиг. 9б). Вследствие этого на 0-входе триггера 67 устанавливается уровень "1" (фиг. 9г). По положительному перепаду импульса цикла обащения к элементам памяти, поступающему с выхода 48 блока 5 формирования тактовых импульсов (фиг, 9д), триггер 67 переключается в "1" (фиг. 9e). Это приводит к установлению на выходах 85 (фиг. 9е), 86 (фиг. 9ж), 82 (фиг, 9з) уровней "1". Отрицательный перепад импульса обращения (фиг. 9д) переключает триггер 68, на 0-входе которого уровень "1", в состояние "1". Уровень "1" с выхода этого триггера сбрасывает в "0" триггер 67 и поступает на выход 84 блока. Сигнал на выходе 84 является импульсом окончания выделенного цикла (фиг. 9и) и подается на первый. управляющий вход селектора 15 адресов устройства, вследствие чего снимаются сигналы с его выходов. Сигнал на выходе 84 блока 13 формирования прерываний формируется при каждом обращении к устройству со стороны

ЭВМ и служит для формирования селектором 15 адесов устройства сигнала синхронизации устройства (канальный сигнал

КСИПН для ЭВМ типа "Электроника-60"). В режиме считывания данных в ЭВМ из памяти. на вход 77 блока 13 формирования прерываний подается сигнал чтения (ЧТ) уровнем "1" (фиг, 9в). Цикл прерывания в этом режиме выделяется по описанной логике, Отличие состоит в том, что на выходах

86 и 82 импульс не формируется, а на выходе

83 формируется отрицательный импульс (фиг. 9 к), который переводит первый 4 регистр в активное состояние.

Второй 14 блок буферной памяти представляет собой восемь (по числу разрядов блока 1 памяти) четырехразрядных сдвиговых регистров с возможностью параллельного занесения информации. Переключение

1667111 режимов регистров происходит по управляющему входу: при "1" на этом входе происходит параллельное занесение информации синхронно с ТИ, при "0" — сдвиг.

Селектор 15 адресов устройства содер, жит регистр адреса, схему сравнения адре, сов, дешифратор адреса, узел управления чтением-записью, узел задания адреса группы. При обращении от ЭВМ по задан ному адресу на одном из выходов выбора селектора формируется сигнал выбора кристалла. Пример распределения адресов в адресном пространстве ЭВМ "Электроника-60" приведен в табл. 2, На адресный вход селектора 15 адресов подаются адресные сигналы с шины ЭВМ, на управляющий — сигналы управления, На управляющем выходе формируется сигнал синхронизации устройства (канальный сигнал КСИПН для ЭВМ типа "Электроника60").

Второй 16, третий 17 и четвертый 18 регистры представляют собой, например, соответственно 16-разрядный, 2-разрядный и 1-разрядный регистры с параллельным занесением информации. Управление работой устройства осуществляется от ЭВМ, например, "Электроника-60", В целом устройство для обработки видеоинформации работает следующим образом.

Основным режимом работы является режим визуализации на экране блока 12 отображения содержимого одной из страниц блока 1 памяти. При этом адресные сигналы АΠ— А6 для элементов памяти блока

1 памяти формируются путем мультиплексирования сигналов в блоке 7 формирования адреса с адресного выхода синхрогенератора 9 (на первом управляющем входе блока 7 — "0"). Старший адресный сигнал А7 формируется путем мультиплексирования в блоке

7 сигналов с выхода третьего 17 регистра и определяет номер страницы (кадра) памяти, Номер требуемого кадра задается следующим образом. Оператор с пульта Э ВМ либо программно записывает по адресу, например 177446в, номер требуемого кадра. При этом (см. табл. 2) на четвертом выходе выбора селектора 15 адресов устройства формируется сигнал выбора кристалла, который подается на соответствующий вход третьего

17 регистра. Далее сигнал записи ЗП поступает на вход записи информации этого регистра и код номера кадра, поступающий с шины данных.ЭВМ, фиксируется в третьем

17 регистре. Сигнал 77K на выходе 46 блока

5 формирования тактовых импульсов в этом режиме не формируется (постоянно "1"), так как на вход 44 этого блока подается "0".

15

Сигнал "1" на входах WE элементов памяти блока 1 соответствует считыванию информации, На все входы CAS1-CAS4 подается сигнал САБ (на входе 55 дешифратора 6 "0"). Данные с выхода блока 1 памяти поступают на первый вход первого 10 блока буферной памяти. В каждом цикле считывается информация о четырех соседних элементах изображения и фиксируется импульсом, формируемым в конце цикла обращения к памяти (вход управления блока 10, фиг. 4м). Далее регистры блока 10 переключаются в режим сдвига информации синхронно с ТИ "0" на управляющем входе блока 10) и данные с выхода блока 10 буферной памяти поступают на информационный вход блока 11 формирования видеосигнала. В блоке 11 происходит цифроаналоговое преобразование поступа20 ющей информации синхронно с ТИ и формируется аналоговый ВС по ГОСТУ (замешиваются гасящие и ССП). С выхода блока 11 аналоговый ВС поступает на вход блока 12 отображения для визуализации.

25 Для инициализации режима записи телевизионного кадра оператор с пульта ЭВМ либо программно задает номер требуемого кадра(страницы блока 1 памяти)аналогично описанному. Далее оператор с пульта ЭВМ

30 либо программно записывает любое число по адресу, например 177440в.При этом (см. табл. 2) на первом выходе выбора селектора

15 адресов устройства формируется сигнал ("1") выбора кристалла, который подается на

35 вход 78 блока 13 формирования прерываний. Одновременно формируется сигнал

ЗП, который поступает на вход 76 блока 13.

С приходом положительного перепада КСИ блок 13 прерывает .режим считывания ин40 формации из памяти и инициализирует цикл записи кадра иэображения (сигнал на выходе 82 блока 13), что приводит к формированию блоком 5 сигнала записи ЮЕ в активной части одного поля телевизионной разверт45 ки. Входной ВС с информационного выхода синхроселектора 8 поступает на информационный вход блока 2 аналого-цифрового преобразования. Цифровой код элементов изображения с выхода блока 2 поступает на

50 первый информационный вход второго 14 блока буферной памяти, в сдвиговых регистрах которого происходит распараллеливание входных данных на 4 (на управляющем входе блока 14 "0" и регистры работают в

55 режиме сдвига). Таким образом, во время одного цикла обращения к памяти происходит запись четырех соседних элементов иэображения. благодаря введению второго 14 блока буферной памяти

1667111 происходит запись кадра в одну из страниц блока 1 памяти в реальном времени, т.е. кадр форматом 256х256 элементов в течение одного поля телевизионной развертки (20 мс).

Для считывания данных о значении заданного элемента изображения в ЭВМ оператор с пульта ЭВМ либо программно записывает по адресу 177450в номер требуемого элемента, При этом (см, табл. 2) на пятом выходе выбора селектора 15 адресов устройства формируется сигнал выбора кристалла, который подается на соответствующий вход второго 16 регистра. Сигнал ЗИ фиксирует код номера элемента, поступающий с шины ЭВМ в этом регистре. Номер страницы памяти задается аналогично описанному. Далее оператор с пульта ЭВМ либо программно считывает данные из ячейки с адресом 1774428. При этом на втором выходе выбора селектора 15 адресов устройства (см. табл. 2) формируется сигнал выбора кристалла ("1"), который поступает на вход

79 блока 13 формирования прерываний.

Сигнал ЧТ инициирует прерывание основного режима работы устройства. Это заключается в том, что в течение одного цикла обращения к памяти адресные сигналы А0—

Аб формируются путем мультиплексирования адреса элемента, записанного во второй 16 регистр. При этом формируется сигнал прерывания от ЭВМ на выходе 85 блока 13 формирования прерываний. В течение одного цикла обращения к элементам памяти адресный сигнал формируется блоком 7 формирования адреса путем мультиплексирования адресного кода, поступающего на его первый информационный вход. Информация с четырех соседних элементов изображения поступает с выхода блока 1 памяти на информационный вход коммутатора 3, где двумя младшими разрядами адреса, поступающими с первого выхода второго 16 регистра выбирается требуемый элемент. Информация о выбранном элементе изображения фиксируется в первом 4 регистре импульсом синхронизации, формируемым в конце цикла обращения к элементам памяти на выходе 49 блока

5 формирования тактовых импульсов. Затем формируется отрицательный импульс на выходе 83 блока 13 формирования прерываний и переводит первый 4 регистр в активное состояние. Информация с выхода первого 4 регистра поступает при этом на шину данных ЭВМ.

Для записи данных о значении заданного элемента изображения в память оператор задает номер элемента и номер кадра (страницы памяти) аналогично описанному.

Далее оператор с пульта ЭВМ либо программно записывает данные о значении элемента по адресу 177442в. При этом на втором выходе выбора селектора 15 адре5 сов устройства (см. табл, 2) формируется сигнал выбора кристалла, который поступает на вход 79 блока 13 формирования прерываний. Сигнал ЗП инициирует прерывание основного режима работы уст10 ройства в течение одного цикла обращения к элементам памяти. При этом формируются сигналы прерывания от ЭВМ на 85 и 86 выходах блока 13 формирования прерываний. На выходе 82 блока 13 в течение одного

15 цикла обращения к элементам памяти формируется импульс, который инициализирует формирование в течение этого цикла блоком

5 сигнала записи WE ("0"). B течение этого цикла адресный сигнал формируется блоком

20 7 аналогично режиму считывания данных об элементе. Данные с шины ЭВМ через информационный вход устройства поступают на второй информационный вход параллельного занесения информации второго 14

25 блока буферной памяти, где фиксируются тактовыми импульсами, С первого выхода этого блока данные поступают на информационный вход блока 1 памяти. Выбор одного из четырех элементов памяти осуществляет30 ся сигналами выбора кристаллов

CAS1...CAS4, формируемыми дешифратором 6 (табл. 1). Таким образом, данные об элементе изображения, поступающие из

ЭВМ, записываются в память по адресу, за35 даваемому от ЭВМ, после чего устройство переходит в основной режим.

Для включения режима контрольного просмотра входной видеоинформации оператор с пульта ЭВМ либо программно запи40 сывает по адресу 177444в число, в младшем бите которого "1". При этом на третьем выходе выбора селектора 15 адресов устройства формируется сигнал выбора кристалла ( табл. 2), который подается на соответствую45 щий вход четвертого.18 регистра. Импульс

ЗП фиксирует "1" в этом регистре. Уровень

"1" поступает на вход 43 блока 5 формирования тактовых импульсов. Это приводит к тому, что импульсы на выходе 49 блока 5 не

50 формируются и регистры первого 10 блока буферной памяти находятся в режиме сдвига информации. Входной видеосигнал через синхроселектор 8 подается на информационный вход блока 2 аналого-цифрового пре55 образования. Цифровые данные поступают с выхода блока аналого-цифрового преобразования на первый инфрмационный вход второго 14 блока буферной памяти, сдвигаются в регистрах на 4 такта и поступают с

1б67111 второго выхода блока 14 на второй информационный вход первого 10 блока буферной памяти. В регистрах этого блока информаЦии также сдвигается и подается через блок

11 формирования видеосигнала на блок 12 ртображения. В этом режиме осуществляется контрольный просмотр входной видеоинформации на экране блока 12 отображения

1 ез введения каких-либо дополнительных коммутаторов видеосигнала и без записи видеоинформации в память. Для возвращения устройства в основной режим необходи Мо записать по адресу 177444в число, в младшем бите которого содержится "0", Формула изобретения

10

Устройство для запоминания видеоин, формации, содержащее блок памяти, блок аналого-цифрового преобразования, ком20, муатор, первый регистр, блок формирова| ния тактовых импульсов, дешифратор, блок формирования адреса, синхроселектор, ,,синхрогенератор, первый блок буферной

1 памяти, блок формирования видеосигнала и 25 блок формирования прерываний, причем вход синхронизации и вход записи-считыва, ния блока памяти соединены соответственно с первым и вторым выходами управления памятью блока формирования тактовых им- 30 пульсов, адресный вход блока памяти подключен к выходу блока формирования адреса, выход блока памяти соединен с информационным входом коммутатора и первым информационным входом первого 35 блока буферной памяти, выход которого подключен к информационному входу блока формирования видеосигнала, выход блока формирования видеосигнала является выходом видеосигнала устройства, первый 40 вход синхронизации блока формирования видеосигнала подключен к входу синхронизации первого блока буферной памяти, входу синхронизации блока аналого-цифрового преобразования и выходу тактовых 45 импульсов синхрогенератора, выход коммутатора соединен с информационным входом первого регистра, выход которого является информационным выходом устройства, информационный выход синхросе- 50 лектора подключен к информационному входу блока аналого-цифрового преобразования, вход синхроселектора является входом видеосигналаустройства, отл и ч а ю щ ее с я тем, что, с целью расширения области при- 55 менения устройства за счет обеспечения записи телевизионного кадра вещательного стандарта в реальном времени, записи и хранения более чем одного кадра избражения и реализации дополнительного режима контрольного просмотра вхоцной видеоинформации, в него введены второй блок буферной памяти, селектор адресов, второй, третий и четвертый регистры, причем первый информационный вход второго блока буферной памяти подключен к выходу блока аналого-цифрового преобразования, выход тактовых импульсов синхрогенератора соединен с входом синхронизации второго блока буферной памяти, первый и второй выходы которого подключены соответственно к информационному входу блока памяти и второму информационному входу первого блока буферной памяти, управляющий вход второго блока буферной памяти соединен с первым управляющим входом блока формирования адреса и соединен с первым управляющим выходом блока формирования прерываний, выход сигнала окончания цикла которого подключен к первому управляющему входу селектора адресов, адресный и второй управляющий входы селектора адресов являются соответственно адресным и управляющим входами устройства, управляющий выход селектора адресов является выходом синхронизации устройства, выход записи селектора адресов соединен с входами записи, второго, третьего и четвертого регистров и блока формирования прерываний, вход считывания которого подключен к выходу считывания селектора адресов, с первого по пятый выходы выбора селектора адресов соединены соответственно с первым и вторым управляющими входами блока формирования прерываний, входами выбора кристалла второго, третьего и четвертого регистров, информационный вход второго регистра соединен с информационными входами третьего и четвертого регистров, вторым информационным входом второго блока буферной памяти и является информационным входом устройства, первый выход ворого регистра подключен к адресному входу дешифратора и управляющему входу коммутатора, второй выход второго регистра — к первому информационному входу блока формирования адреса, второй и третий информационные входы которого соединены соответственно с выходом третьего регистра и адресным выходом синхрогенератора, выход четвертого регистра подключен к первому управляющему входу блока формирования тактовых импульсов, вход ..пуска которого соединен с выходом запускающих сигналов синхрогенератора, вход выбора кристаллов блока памяти подключен к выходу дешифратора, первый и второй управляющие входы которого соединены соответственно с вто1667111

Таблица 1

П р и м е ч а н и е: Х вЂ” произвольное состояние.

Таблица 2 рым управляющим выходом блока формирования прерываний и третьим выходом управления памятью блока формирования тактовых импульсов, выход строчной синхронизации и выход кадровой 5 синхронизации синхроселектора подключены соответственно к первому и второму установочным входам синхрогенератора, выход сигналов гашения которого соединен с вторым входом синхронизации блока фор- 10 мирования видеосигнала, выход сигналов синхронизации синхрогенератора подключен к входу синхронизации блока формирования прерываний, третий управляющий вход которого соединен с выходом сигнала 15 обращения к памяти блока формирования тактовых импульсов, второй управляющий вход блока формирования тактовых импульсов подключен к выходу разрешения записи блока формирования прерываний, выход разрешения считывания которого соединен с входом записи первого регистра, управляющий вход первого регистра подключен к управляющему входу первого блока буферной памяти и выходу синхронизации блока формирования тактовых импульсов, выход сигнала мультиплексирования которого соединен с вторым управляющим входом блока формирования адресов.

16673 11

СФЯ/... N5

Я8

27

1667111

1667111

166? 111

7б уу

1667111

Составитель В. Есипов

Редактор М,Келемеш Техред M.Ìîðãåíòàë Корректор Э.Лончакова

Заказ 2527 Тираж 411 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101